专辑类-国标类相关专辑-313册-701M GB-17761-1999-电动自行车通用技术条件.pdf
上传时间： 2013-06-24
上传用户：sz_hjbf
专辑类-国标类相关专辑-313册-701M GBT-21418-2008-永磁无刷电动机系统通用技术条件.pdf
上传时间： 2013-07-04
上传用户：chongchong2016
专辑类-国标类相关专辑-313册-701M DLT-725—2000-电力用电流互感器订货技术条件.zip
上传时间： 2013-05-24
上传用户：jichenxi0730
专辑类-国标类相关专辑-313册-701M GBT-10401-2008-永磁式直流力矩电动机通用技术条件.pdf
上传时间： 2013-06-28
上传用户：彭玖华
专辑类-国标类相关专辑-313册-701M GB-12663-2001-防盗报警控制器通用技术条件.pdf
上传时间： 2013-05-16
上传用户：cath
随着移动终端、多媒体、Internet网络、通信，图像扫描技术的发展，以及人们对图象分辨率，质量要求的不断提高，用软件压缩难以达到实时性要求，而且会带来因传输大量原始图象数据带来的带宽要求，因此采用硬件实现图象压缩已成为一种必然趋势。而熵编码单元作为图像变换，量化后的处理环节，是图像压缩中必不可少的部分。研究熵编解码器的硬件实现，具有广阔的应用背景。本文以星载视频图像压缩的硬件实现项目为背景，对熵编码器和解码器的硬件实现进行探讨，给出了并行熵编码和解码器的实现方案。熵编解码器中的难点是huffman编解码器的实现。在设计并行huffman编码方案时通过改善Huffman编码器中变长码流向定长码流转换时的控制逻辑,避免了因数据处理不及时造成数据丢失的可能性，从而保证了编码的正确性。而在实现并行的huffman解码器时，解码算法充分利用了规则化码书带来的码字的单调性，及在特定长度码字集内码字变化的连续性，将并行解码由模式匹配转换为算术运算，提高了存储器的利用率、系统的解码效率和速度。在实现并行huffman编码的基础上，结合针对DC子带的预测编码，针对直流子带的游程编码，能够对图像压缩系统中经过DWT变换，量化，扫描后的数据进行正确的编码。同时，在并行huffman解码基础上的熵解码器也可以解码出正确的数据提供给解码系统的后续反量化模块，进一步处理。在本文介绍的设计方案中，按照自顶向下的设计方法，对星载图像压缩系统中的熵编解码器进行分析，进而进行逻辑功能分割及模块划分，然后分别实现各子模块，并最终完成整个系统。在设计过程中，用高级硬件描述语言verilogHDL进行RTL级描述。利用了Altera公司的QuartusII开发平台进行设计输入、编译、仿真，同时还采用modelsim仿真工具和symplicity的综合工具，验证了设计的正确性。通过系统波形仿真和下板验证熵编码器最高频率可以达到127M，在62.5M的情况下工作正常。而熵解码器也可正常工作在62.5M，吞吐量可达到2500Mbps，也能满足性能要求。仿真验证的结果表明：设计能够满足性能要求，并具有一定的使用价值。
上传时间： 2013-05-19
上传用户：吴之波123
该文针对汽轮发电机定子在空冷及蒸发冷却条件下的温度分布进行了仿真计算和实验研究.在仿真方面，对仿真的数值分析方法进行了研究，建立了三维热传导模型，分析讨论了温度场计算过程中边界条件的计算和设置.对三种不同绝缘结构的定子试件，在不同的工况下，进行了温度场仿真计算.在空冷条件下，进行了三维温度场仿真，得到了多组曲线，获得了不同电流密度、不同绝缘结构、不同风速情况下，定子铁芯和绕组绝缘表面的温度分布.在蒸发冷却条件下，对定子进行了二维温度场的仿真计算，并分析了冷却介质F-113的不同液位高度对定子温度分布的影响.在实验方面，建立了不锈钢套筒模型，在空冷条件下，测得了不同风速时定子表面的温升数据，分析了风速、绝缘厚度、以及电流密度对定子温度场的影响.在蒸发冷却条件下，测得了定子的温度分布，并与空冷的数据进行了对比，可以看出在大电流密度条件下，蒸发冷却技术冷却效果的优势非常明显.通过该文的研究，更直接地了解了在空冷和蒸发冷却两种冷却方式下，定子的温度分布情况.在工程应用中，可作为选择电机冷却方式的参考.
上传时间： 2013-04-24
上传用户：3233
这篇论文以数字电视条件接收系统为研究对象，系统硬件设计以DSP和FPGA为实现平台，采用以DSP实现其加密算法、以FPGA实现其外围电路，对数字电视条件接收系统进行设计。首先根据数字电视条件接收系统的原理及其软硬分离的发展趋势，提出采用 DSP+FPGA结构的设计方式，将ECC与AES加密算法应用于SK与CW的加密；根据其原理对系统进行总体设计，同时对系统各部分的硬件原理图进行详细设计，并进行 PCB设计。其次采用从上而下的设计方式，对FPGA实现的逻辑功能划分为各个功能模块，然后再对各个模块进行设计、仿真。采用Quartus Ⅱ7.2软件对FPGA实现的逻辑功能进行设计、仿真。仿真结果表明：基于通用加扰算法(CSA)的加扰器模块，满足TS流加扰要求；块加密模块的最高时钟频率达到229.89MHz，流加密模块的最高时钟频率达到331.27MHz，对于实际的码流来说，具有比较大的时序裕量；DSP接口模块满足 ADSP BF-535的读写时序；包处理模块实现对加密后数据的包处理。最后对条件接收系统中加密算法程序采用结构化、模块化的编程方式进行设计。 ECC设计时采用C语言与汇编语言混合编程，充分利用两种编程语言的优势。将ECC 与AES加密算法在VisualDSP++3.0开发环境下进行验证，并下载至ADSP BF-535评估板上运行。输出结果表明：有限域运算汇编语言编程的实现方式，其运行速度明显提高， 192位加法提高380个时钟周期，32位乘法提高92个时钟周期；ECC与AES达到加密要求。上述工作对数字电视条件接收系统的设计具有实际的应用价值。关键词：条件接收，DSP，FPGA，ECC，AEs
上传时间： 2013-07-03
上传用户：www240697738
IPC-A-600G-2004 印制板的验收条件 官方中文版.rar
标签： 印制板
上传时间： 2013-04-24
上传用户：zukfu
技术标准GB/T 1447-1993 信息技术设备用不间断电源通用技术条件
上传时间： 2013-12-16
上传用户：zq70996813
