根据交通部公布的数据，交通事故呈逐年上升趋势，交通事故不仅给公民的财产造成了损失，而且给公民的人身安全也会造成威胁。因此如何更好地避免交通事故成为一个焦点课题，汽车安全系统更是成为汽车生产商和研究机构的研究热点。 当前汽车安全系统有两大种类：一是被动式安全系统。例如：安全带，安全气囊等。二是主动式安全系统。主动安全系统又分为主动被动式和主动自动式。前者有ABS等。后者有汽车自动防撞系统和倒车雷达等。 本文采用激光测距系统，开发一种汽车在高速公路上行驶的主动式防撞系统，本文的重点是开发测距预警系统，采用专门的激光测距芯片和接收芯片，并采用FPGA(Filed Programmable Gate Array)作为主控芯片，对前车进行有效的监控，根据检测得到的数据，实时提出建议和报警，提醒驾驶员减速或者采取制动措施，从而达到预防追尾碰撞的目的。本文工作主要有以下几个方面： 1) 在比较分析激光、雷达和毫米波等测距方法的基础上，根据市场需求及潜在用户分析，确定采用激光脉冲测距方式。针对激光脉冲测距存在的技术难题，提出以FPGA作为系统核心控制模块的测距系统设计方案。 2) 根据对车载动态测距系统测量精度、测量频率和测量范围的基本要求，结合脉冲激光测距的特点，提出采用多头脉冲激光测距和多周期脉冲测量的技术方案。该方案可有效提高系统测距精度和测量范围，降低系统成本。 3) 基于上述方案，完成了基于FPGA的多头脉冲激光测距系统的各功能模块的详细设计、功能仿真、综合优化及板级测试实验。实验表明，各主要功能模块基本达到预期设计要求，为测距系统的后期开发奠定了基础。 4) 完成了激光测距传感器外围光电转换电路、电源转换电路及通讯接口的设计、制作、安装及实验室调试。 5) 最后对论文研究工作进行了总结，提出了系统的不足之处和进一步研究工作的方向。
上传时间： 2013-05-27
上传用户：yatouzi118
激光测距是随着激光技术的出现而发展起来的一种精密测量技术，因其良好的精确度特性广泛地应用在军事和民用领域。但传统的激光测距系统大多采用分立的单元电路搭建而成，不仅造成了开发成本较高，电路较复杂，调试困难等诸多问题，而且这种系统体积和重量较大，严重阻碍了激光测距系统的普及应用，因此近年来激光测距技术向着小型化和集成化的方向发展。本文就旨在找出一种激光测距的集成化方案，将激光接收电路部分集成为一个专用集成电路，使传统的激光测距系统简化成三个部分，激光器LD、接收PD和一片集成电路芯片。 本文设计的激光测距系统基于相位差式激光测距原理，综合当前所有的测相技术，提出了一种基于FPGA的芯片运用DCM的动态移相功能实现相位差测量的方法。该方法实现起来方便快捷，无需复杂的过程计算，不仅能够达到较高的测距精度，同时可以大大简化外围电路的设计，使测距系统达到最大程度的集成化，满足了近年来激光测距系统向小型化和集成化方向发展的要求，除此，该方法还可以减少环境因素对测距误差的影响，降低测距系统对测试环境的要求。本论文的创新点有： 1.基于方波实现激光的调制和发射，简化了复杂的外围电路设计； 2.激光测距的数据处理系统在一片FPGA芯片上实现，便于系统的集成。 在基于DCM的激光测距方案中，本文详细的叙述了利用DCM测相的基本原理，并给出了由相位信息得到距离信息的计算过程，然后将利用不同测尺测得的结果进行合成，并最终将距离的二进制信息转换成十进制显示出来。本文以Xilinx公司Virtex-II Pro开发板做为开发平台，通过编程和仿真验证了该测距方案的可行性。在采用多次测量求平均值的情况下，该测距方案的测距精度可以达到3mm，测距量程可达100m。该方案设计新颖，可将整个的数据处理系统在FPGA芯片中实现，为最终的专用集成芯片的设计打下了基础，有利于测距系统的集成单片化。
上传时间： 2013-06-20
上传用户：lili1990
扩频通信技术是信息时代的三大高技术通信传输方式之一，与常规的通信技术相比。具有低截获率、强抗噪声、抗干扰性，具有信息隐蔽和多址通信等特点，目前已从军事领域向民用领域迅速发展。在民用化之后，它被迅速推广到各种公用和专用通信网络之中，如卫星通信、数据传输、定位、测距等系统中。 扩频通信技术中，最常见的是直接序列扩频通信(DSSS)系统，然而目前专用扩频芯片大部分功能都已固化。缺少产品开发的灵活性。其次，目前用FPGA与DSP相结合实现的直接序列扩频的收发系统比较多，系统复杂且成本高。另外，现代扩频通信系统在接收和发送端需要完成许多快速复杂的信号处理，这对电路的可靠性和处理速度提出了更高的要求。因此，设计一个全部用FPGA技术实现的扩频通信收、发系统具有较强的实际应用价值。 根据FPGA的高速并行处理能力和全硬件实现的特点，采用直接序列扩频技术，借助QuartusⅡ6.0及Protel99se工具，完成了系统的软件仿真和硬件电路设计。实验结果表明，比用传统的FPGA与DSP相结合实现方式，提高了处理速度，减少了硬件延时。同时采用了流水线技术，提高了系统并行处理的能力。并且系统功能可以通过程序来修改和升级，与专用扩频芯片相比，具有很大的灵活性。所有模块都集成在一个芯片中，提高了系统的稳定性和可靠性。
上传时间： 2013-05-18
上传用户：天天天天
随着科学技术的不断发展，视频图像处理的应用越来越广泛，各种图像处理算法日趋成熟，相关的硬件技术更是不断推陈出新。现代大规模集成电路VLSI技术的迅猛发展为视频图像处理技术提供了硬件基础。其中，现场可编程门阵列FPGA用于嵌入式视频图像处理有其独特优势。FPGA高性能、高集成度、低功耗的特点不仅使其具备高速CPU的性能，而且其可编程性使得设计者可以方便的通过对逻辑结构的修改和配置，完成对系统的升级。 本文根据FPGA的并行处理特点，以及其在实时图像处理方面的优势，进行了基于FPGA的全景图像处理系统的设计。在设计过程中，广泛查阅了相关资料，通过分析系统的功能，进行具体器件的选型，最后确定红色飓风Ⅱ代开发板及其扩展板作为本系统的硬件开发平台。然后通过编写相应的驱动程序(I2C总线控制器、SDRAM控制器)，应用程序(视频数据接收与存储逻辑模块)，实现系统图像采集、存储的功能。本文的所有逻辑模块均采用Verilog HDL语言进行描述设计。 本文最后对系统进行了调试。经实验验证，系统达到了图像实时采集、存储的功能，能进行正确可靠的工作。该系统为后续的图像处理打下了坚实的基础，同时整个系统的逻辑模块资源消耗只占FPGA(EP1C12)的百分之几，剩余资源还可以来用作一些硬件算法。
上传时间： 2013-07-02
上传用户：lh25584
本文应用EDA技术，基于FPGA器件设计与实现UART，并采用CRC校验。主要工作如下： 1、在异步串行通信电路部分完全用FPGA来实现。选用Xilinx公司的SpartanⅢ系列的XC3S1000来实现异步串行通信的接收、发送和接口控制功能，利用FPGA集成度比较高，具有在线可编程能力，在其完成各种功能的同时，完全可以将串行通信接口构建其中，可根据实际需求分配资源。 2、利用VerilogHDL语言非常容易掌握，功能比VHDL更强大的特点，可以在设计时不断修改程序，来适用不同规模的应用，而且采用Verilog输入法与工艺性无关，利用系统设计时对芯片的要求，施加不同的约束条件，即可设计出实际电路。 3、利用ModelSim仿真工具对程序进行功能仿真和时序仿真，以验证设计是否能获得所期望的功能，确定设计程序配置到逻辑芯片之后是否可以运行，以及程序在目标器件中的时序关系。 4、为保证数据传输的正确性，采用循环冗余校验CRC(CyclicRedundancyCheck)，该编码简单，误判概率低，为了减少硬件成本，降低硬件设计的复杂度，本设计通过CRC算法软件实现。 实验结果表明，基于EDA技术的现场可编程门阵列FPGA集成度高，结构灵活，设计方法多样，开发周期短，调试方便，修改容易，采用FPGA较好地实现了串行数据的通信功能，并对数据作了一定的处理，本设计中为CRC校验。另外，可以利用FPGA的在线可编程特性，对本设计电路进行功能扩展，以满足更高的要求。
上传时间： 2013-04-24
上传用户：Altman
在数字化、信息化的时代，数字集成电路应用得非常广泛。随着微电子技术和工艺的发展，数字集成电路从电子管、晶体管、中小规模集成电路、超大规模集成电路(VLSIC)逐步发展到今天的专用集成电路(ASIC)。但是ASIC因其设计周期长，改版投资大，灵活性差等缺陷制约着它的应用范围。可编程逻辑器件的出现弥补了ASIC的缺陷，使得设计的系统变得更加灵活，设计的电路体积更加小型化，重量更加轻型化，设计的成本更低，系统的功耗也更小了。FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPID等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 本论文撰写的是用FPGA来实现无人小飞机系统中基带信号的处理过程。整个信号处理过程全部采用VHDL硬件描述语言来设计，并用Modelsim仿真系统功能进行调试，最后使用了Xilinx 公司可编程的FPGA芯片XC2S100完成，满足系统设计的要求。 本文首先研究和讨论了无线通信系统中基带信号处理的总体结构，接着详细阐述了各个模块的设计原理和方法，以及FPGA结果分析，最后就关键技术和难点作了详细的分析和研究。本文的最大特色是整个系统全部采用FPGA的方法来设计实现，修改灵活，体积小，功耗小。本系统的设计包括了数字锁相环、纠错编解码、码组交织、扰码加入、巴克码插入、帧同步识别、DPSK调制解调及选择了整体的时序，所有的组成部分都经过了反复地修改和调试，取得了良好的数据处理效果，其关键之处与难点都得到了妥善地解决。本文分别在发射部分(编码加调制)和接收部分(解调加解码)相独立和相联系的情况下，获得了仿真与实测结果。
上传时间： 2013-07-05
上传用户：acon
本文进行了基于FPGA的GPS直序伪码扩频接收机的设计和数字化硬件实现。论文首先对GPS卫星导航定位系统进行了分析，并对与数字化接收机直接相关联的GPS信号中频部分结合实际系统要求进行了设计和分析，由此确定了数字化伪码捕获跟踪接收机研制的具体要求，之后完成了接收机中频数字化方案设计。同时对伪码捕获跟踪后端的载波捕获跟踪的实现方案进行了描述和分析。最后利用EDA工具在FPGA芯片上实现了GPS数字化接收机的伪码捕获跟踪。 受工作环境的制约，GPS卫星接收机系统首先表现为功率受限系统，接收机必须满足在低信噪比条件下工作。同时接收机与卫星间高动态产生的多普勒频率，给接收机实现快速捕获带来了难度。通过仿真分析，综合了实现难度和性能两方面因素，针对小信噪比工作条件提出了改进型的序贯伪码捕获实施方案。同时按照捕获概率和时间的要求，对接收机偏压、上、下门限、NCO增益等进行了设计和仿真分析，确定了捕获的数字化实现方案，伪码跟踪采用超前滞后环方案。捕获完成后可使本地伪码与接收伪码的相对误差保持在±1/4码元范围内，而跟踪环路的跟踪范围为±4/3码元，保证了捕获到跟踪的可靠衔接，同时采用可变环路带宽措施解决了跟踪速度和精度的矛盾。 在数字化实现设计中，给出了详细的数字化实现方案和分析，这样在保证工作精度的同时尽量减少硬件资源的开销，利用EDA工具，采用Veilog设计语言在Xilinx的VirtexII系列的XC2V500fg256的FPGA上完成数字化接收机伪码捕获跟踪的实现，并在其开发平台上对数字化接收机进行了仿真验证，在给定的工作条件下达到了设计性能和指标要求。
上传时间： 2013-04-24
上传用户：15510133306
JPEG是联合图像专家组(Joint Picture Expert Group)的英文缩写，是国际标准化组织(ISO)和CCITT联合制定的静态图像压缩编码标准。JPEG的基于DCT变换有损压缩具有高压缩比特点，被广泛应用在数据量极大的多媒体以及带宽资源宝贵的网络程序中。 动态图像的JPEG编解码处理要求图像恢复质量高、实时性强，本课题就是针对这两个方面的要求展开的研究。该系统由图像编码服务器端和图像解码客户端组成。其中，服务器端实时采集摄像头传送的动态图像，进行JPEG编码，通过网络传送码流到客户端；客户端接收码流，经过JPEG解码，恢复出原始图像送VGA显示。设计结果完全达到了实时性的要求。 本文从系统实现的角度出发，首先分析了系统开发平台，介绍FPGA的结构特点以及它的设计流程和指导原则；然后从JPEG图像压缩技术发展的历程出发，分析JPEG标准实现高压缩比高质量图像处理的原理；针对FPGA在算法实现上的特点，以及JPEG算法处理的原理，按照编码和解码顺序，研究设计了基于改进的DA算法的FDCT和IDCT变换，以及按发生频率进行优化的霍夫曼查找表结构，并且从系统整体上对JPEG编解码进行简化，以提高系统的处理性能。最后，通过分析Nios嵌入式微处理器可定制特性，根据SOPC Builder中Avalon总线的要求，把图像采集，JPEG图像压缩和网络传输转变成用户自定义模块，在SOPC Builder下把用户自定义模块添加到系统中，由Nios嵌入式软核的控制下运行，在FPGA芯片上实现整个JPEG实时图像编解码系统(soc)。 在FPGA上实现硬件模块化的JPEG算法，具有造价低功耗低，性能稳定，图像恢复后质量高等优点，适用于精度要求高且需要对图像进行逐帧处理的远程微小目标识别和跟踪系统中以及广电系统中前期的非线性编辑工作以及数字电影的动画特技制作，对降低成本和提高图像处理速度两方面都有非常重大的现实意义。通过在FPGA上实现JPEG编解码，进一步探索FPGA在数字图像处理上的优势所在，深入了解进行此类硬件模块设计的技术特点，是本课题的重要学术意义所在。
上传时间： 2013-04-24
上传用户：shangdafreya
正交频分复用技术(OFDM)是未来宽带无线通信中的关键技术。随着用户对实时多媒体业务，高速移动业务需求的迅速增加，OFDM由于其频谱效率高，抗多径效应能力强，抗干扰性能好等特点，该技术正得到了广泛的应用。 OFDM系统的子载波之间必须保持严格的正交性，因此对符号定时和载波频偏非常敏感。本课题的主要任务是分析各种算法的性能的优劣，选取合适的算法进行FPGA的实现。 本文首先简要介绍了无线信道的传输特性和OFDM系统的基本原理，进而对符号同步和载波同步对接收信号的影响做了分析。然后对比了非数据辅助式同步算法和数据辅助式同步算法的不同特点，决定采用数据辅助式同步算法来解决基于IEEE 802.16-2004协议的突发传输系统的同步问题。最后部分进行了算法的实现和仿真，所有实现的仿真均在QuartusⅡ下按照IEEE 802.16-2004协议的符号和前导字的结构进行。 本文的主要工作：(1)采用自相关和互相关联合检测算法同时完成帧到达检测和符号同步估计，只用接收数据的符号位做相关运算，有效地解决了判决门限需要变化的问题，同时也减少了资源的消耗；(2)在时域分数倍频偏估计时，利用基于流水线结构的Cordic模块计算长前导字共轭相乘后的相角，求出分数倍频偏的估计值；(3)采用滑动窗口相关求和的方法估计整数倍频偏值，在此只用频域数据的符号位做相关运算，有效地解决了传统算法估计速度慢的缺点，同时也减少了资源的消耗。
上传时间： 2013-05-23
上传用户：宋桃子
基于FPGA的静止图像压缩系统的研究-JPEG编码器的设计电力电子与电力传动数字图像在人们生活中的应用越来越广泛，由于原始图像数据量比较大，因此数字图像压缩技术逐渐成为图像应用的一个核心环节。在数字图像压缩领域，国际标准化组织于1992年推出的JPEG标准应用最为广泛。 本文基于FPGA设计了JPEG图像压缩系统，通过改进算法，优化结构，在合理的利用硬件资源的条件下，有效的挖掘出算法内部的并行性。改进了DCT变换算法，设计了并行查找表结构的乘法器，采用了流水线优化算法来解决时间并行性问题，提高了DCT模块的运算速度。依据Huffman编码表的规律性，采用并行查找表结构，用较少的存储单元完成了Huffman编码运算，同时提高了编码速度。整个设计通过EDA软件进行了逻辑综合及功能与时序仿真。综合和仿真结果表明，本文提出的算法在速度和资源利用方面均达到了较好的状态，可满足实时JPEG图像压缩的要求。 设计了一个硬件开发平台，对JPEG图像压缩系统进行了验证。硬件平台上使用ADV7181B来实现AD转换；使用TI公司TMS320C6416型DSP芯片实现了系统配置以及通过PCI接口与上位机PC的实现数据交换；使用Microsoft VC++6．0开发平台开发了系统控制软件平台，实现对整个压缩系统的控制。
上传时间： 2013-05-24
上传用户：GHF
