CPLD的CCD采集系统设计源码
实现基于CPLD的CCD采集系统设计源码...
实现基于CPLD的CCD采集系统设计源码...
基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等...
s3c2410开发板cpld源码,希望有些参考价值...
基于CPLD的扰码与解扰码器的设计,扰码用M序列实现,m序列级数和频率可选...
FPGA RSIC CPU设计文档和源码是EDA中对CPU设计非常好用的程序...