虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

机卡分离

机卡分离主要有两个含义:一是指“小灵通机卡分离”。小灵通在使用上将与手机一样方便,可以随时换机,只要和手机一样把卡从槽里拿出来就可以了。二是指数字电视的机卡分离,将数字接收、解码与显示融为一体不再需要机顶盒。
  • 基于抽象状态机的网格系统设计和分析

    基于抽象状态机的网格系统设计和分析

    标签: 抽象 状态 网格

    上传时间: 2013-10-16

    上传用户:youth25

  • 有限状态机设计策略

    有限状态机设计策略

    标签: 有限状态机 策略

    上传时间: 2013-10-29

    上传用户:yoleeson

  • 基于FPGA火车状态机的实现方法

    基于FPGA火车状态机的实现方法,详细见资料

    标签: FPGA 火车 实现方法 状态

    上传时间: 2013-10-09

    上传用户:行者Xin

  • 状态机在AD采样控制中的应用

    状态机在A_D采样控制中的应用

    标签: 状态 控制 中的应用 采样

    上传时间: 2013-10-16

    上传用户:liufei

  • 基于FPGA的多功能多路舵机控制器的实现

    伺服舵机作为基本的输出执行机构广泛应用于 遥控航模以及人形机器人的控制中。舵机是一种位 置伺服的驱动器,其控制信号是PWM信号.,利 用占空比的变化改变舵机的位置,也可使用FPGA、 模拟电路、单片机来产生舵机的控制信号旧。应 用模拟电路产生PWM信号,应用的元器件较多, 会增加电路的复杂程度;若用单片机产生PWM信 号,当信号路数较少时单片机能满足要求,但当 PWM信号多于4路时,由于单片机指令是顺序执 行的,会产生较大的延迟,从而使PWM信号波形 不稳,导致舵机发生颤振。

    标签: FPGA 多功能 多路 舵机

    上传时间: 2014-12-28

    上传用户:ainimao

  • 如何写好状态机

    描写状态机

    标签: 状态

    上传时间: 2013-10-19

    上传用户:qq527891923

  • 如何写好状态机

    如何写好状态机

    标签: 状态

    上传时间: 2013-10-31

    上传用户:YYRR

  • 基于FPGA的LVDS高速数据通信卡设计

    基于FPGA、PCI9054、SDRAM和DDS设计了用于某遥测信号模拟源的专用板卡。PCI9054实现与上位机的数据交互,FPGA实现PCI本地接口转换、数据接收发送控制及DDS芯片的配置。通过WDM驱动程序设计及MFC交互界面设计,最终实现了10~200 Mbit·s-1的LVDS数据接收及10~50 Mbit·s-1任意速率的LVDS数据发送。

    标签: FPGA LVDS 高速数据 通信卡

    上传时间: 2013-11-24

    上传用户:3到15

  • FPGA/CPLD与USB技术的无损图像采集卡

    介绍了外置式USB无损图像采集卡的设计和实现方案,它用于特殊场合的图像处理及其相关领域。针对图像传输的特点,结合FPCA/CPLD和USB技术,给出了硬件实现框图,同时给出了PPGA/CPLD内部时序控制图和USB程序流程图,结合框图和部分程序源代码,具体讲述了课题中遇到的难点和相应的解决方案。

    标签: FPGA CPLD USB 图像采集卡

    上传时间: 2014-12-28

    上传用户:q123321

  • 状态机学习心得

      FSM 分两大类:米里型和摩尔型。   组成要素有输入(包括复位),状态(包括当前状态的操作),状态转移条件,状态的输出条件。   设计FSM 的方法和技巧多种多样,但是总结起来有两大类:第一种,将状态转移和状态的操作和判断等写到一个模块(process、block)中。另一种是将状态转移单独写成一个模块,将状态的操作和判断等写到另一个模块中(在Verilog 代码中,相当于使用两个“always” block)。其中较好的方式是后者。其原因   如下:   首先FSM 和其他设计一样,最好使用同步时序方式设计,好处不再累述。而状态机实现后,状态转移是用寄存器实现的,是同步时序部分。状态的转移条件的判断是通过组合逻辑判断实现的,之所以第二种比第一种编码方式合理,就在于第二种编码将同步时序和组合逻辑分别放到不同的程序块(process,block) 中实现。这样做的好处不仅仅是便于阅读、理解、维护,更重要的是利于综合器优化代码,利于用户添加合适的时序约束条件,利于布局布线器实现设计。显式的 FSM 描述方法可以描述任意的FSM(参考Verilog 第四版)P181 有限状态机的说明。两个 always 模块。其中一个是时序模块,一个为组合逻辑。时序模块设计与书上完全一致,表示状态转移,可分为同步与异步复位。

    标签: 状态

    上传时间: 2013-10-23

    上传用户:yupw24