虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

最高频率

  • 可重构24bit音频过采样DAC的FPGA

    基于过采样和∑-△噪声整形技术的DAC能够可靠地把数字信号转换为高精度的模拟信号(大于等于16位)。采用这一架构进行数模转换具有诸多优点,例如极低的失配噪声和更高的可靠性,便于实现嵌入式集成等,最重要的是可以得到其他DAC结构所无法达到的精度和动态范围。在高精度测量,音频转换,汽车电子等领域有着广泛的应用价值。 本文采用∑-△结构以FPGA方式实现了一个具有高精度的数模转换器,在24比特的输入信号下,达到了约150dB的信噪比。作为一个灵活的音频DAC实现方案。该DAC可以对CD/DVD/HDCD/SACD等多种制式下的音频信号进行处理,接受并转换采样率为32/44.1/48/88.2/96/192kHz,字长为16/18/20/24比特的PCM数据,具备良好的兼容性和通用性。 由于非线性和不稳定性的存在,高阶∑-△调制器的设计与实现存在较大的难度。本文综合大量文献中的经验原则和方法,阐述了稳定的高阶高精度调制器的设计流程;并据此设计了达到24bit精度和满量程输入范围的的5阶128倍调制器。本文创新性地提出了∑-△调制器的一种高效率流水线实现结构。分析表明,与其他常见的∑-△调制器实现结构相比,本方案具有结构简单、运算单元少等优点;此外在同样信号采样率下,调制器所需的时钟频率大大降低。 文中的过采样滤波模块采用三级半带滤波器和一个可变CIC滤波器级联组成,可以达到最高128倍的过采样比,同时具有良好的通带和阻带特性。在半带滤波器的设计中采用了CSD编码,使结构得到了充分的简化。 本文提出的过采样DAC方案具有可重配置结构,让使用者能够方便地控制过采样比和调制器阶数。通过积分梳状滤波器的配置,能够获得32/64/128倍的不同过采样比,从而实现对于32~192kHz多种采样率输入的处理。在不同输入字长情况下,通过调制器的重构,则可以将调制器由高精度的5阶模式改变为功耗更低的3阶模式,满足不同分辨率信号输入时的不同精度要求。这是本文的另一创新之处。 目前,该过采样DAC已经在XilinxVirtexⅡ系列FPGA器件下得到硬件实现和验证。测试表明,对于从32kHz到192kHz的不同输入信号,该DAC模块输出1比特码流的带内信噪比均能满足24比特数据转换应用的分辨率要求。

    标签: FPGA bit DAC 24

    上传时间: 2013-07-08

    上传用户:从此走出阴霾

  • 直接数字频率合成器的研究

    本文介绍了直接数字频率合成器(DDS)的工作原理及基本结构,在此基础上推导了它的理想频谱,分析了DDS杂散的来源及抑制杂散的常用方法;重点研究了DDS中累加器和波形存储表的设计。针对DDS输入数据刷新率低的特点,双层累加...

    标签: 数字频率合成器

    上传时间: 2013-06-03

    上传用户:SimonQQ

  • 基于51单片机的数字频率计

    基于51单片机的数字频率计,里面有源代码与proteus仿真模型,可以作为学习参考之用^_^

    标签: 51单片机 数字频率计

    上传时间: 2013-07-03

    上传用户:akk13

  • G.729的编解码C源码(使用Intel的IPP包)堪称效率最高

    ·G.729的编解码C源码(使用Intel的IPP包)堪称效率最高-g.729 arranges decodes the c source code (to use intel the ipp package) to may be called the efficiency to be highest.文件列表:   G729   ....\api   ....\...

    标签: Intel 729 IPP 编解码

    上传时间: 2013-07-01

    上传用户:wsm555

  • 算法FPGA实现的直接数字频率合成器

    高精度的信号源是各种测试和实验过程中不可缺少的工具,在通信、雷达、测量、控制、教学等领域应用十分广泛。传统的频率合成方法设计的信号源在功能、精度、成本等方面均存在缺陷和不足,不能满足电子技术的发展要求,直接数字合成(Direct Digital Synthesis)DDS技术可以提供高性能、高频高精度的信号源,方便地获得分辨率高且相位连续的信号,基于FPGA的DDS技术提供了升级方便并且成本低廉的解决方案。    本文对DDS的基本原理和输出频谱特性进行理论分析,总结出杂散分布规律。同时以DDS的频谱分析为基础,给出了几种改善杂散的方法。本文结合相关文献资料采用傅立叶变换的方法对相位截断时DDS杂散信号的频谱特性进行了研究,得到了杂散分布的规律性结论,并应用在程序设计程中;DDS技术的实现依赖于高速、高性能的数字器件,本文将FPGA器件和DDS技术相结合,确定了FPGA器件的整体设计方案,详细说明了各个模块的功能和设计方法,并对其关键部分进行了优化设计,从而实现了波形发生器数字电路部分的功能。软件部分采用模块设计方法,十分方便调试。为了得到满足设计要求的模拟波形,本文还设计了幅度调节、D/A转换和低通滤波等外围硬件电路。    实验结果表明,本文设计的基于DDS技术的多波形信号源基本能够满足普通学生实验室的要求。

    标签: FPGA 算法 数字频率合成器

    上传时间: 2013-06-11

    上传用户:woshiayin

  • 锁相环频率合成器(Motorola 集成电路应用技术丛书)

    ·锁相环频率合成器(Motorola 集成电路应用技术丛书)

    标签: Motorola nbsp 锁相环 应用技术

    上传时间: 2013-04-24

    上传用户:gxohao

  • 锁相环频率合成器(Motorola 集成电路应用技术丛书)

    ·锁相环频率合成器(Motorola 集成电路应用技术丛书)

    标签: Motorola nbsp 锁相环 应用技术

    上传时间: 2013-05-28

    上传用户:yph853211

  • GSM的编解码C源码(使用Intel的IPP包)堪称效率最高

    ·详细说明:GSM的编解码C源码(使用Intel的IPP包)堪称效率最高。-GSM arranges decodes the c source code (to use intel the ipp package) to may be called the efficiency to be highest文件列表:   GSMAMR   ......\api   ...

    标签: Intel GSM IPP 编解码

    上传时间: 2013-07-31

    上传用户:exxxds

  • 超声脉冲功率放大及接收模块

    本模块的脉冲功率发射电路主要集成了超声传感器的前置功率放大驱动电路,它与匹配变压器相连后可直接驱动超声换能器产生超声波。通过改变MCU输出脉冲的频率,该驱动模块可以产生从20KHz~2MHz 的频率,这个频段基本涵盖了目前常见的超声波应用频段。模块的供电范围为12V~24V,工作温度为工业级-40~+85oC,输出脉冲功率可调,最高可达300w,输出阻抗为25mΩ。本模块中的超声脉冲驱动电路基本可以满足目前国内所有超声脉冲功率发射的常规应用要求。接收部分电路主要提供的对接收到的信号进行滤波放大,可根据不同的应用需要调整接收部分的滤波频带和放大倍数,它的输入噪声在输入信号频率为500kHz 的时候可低至50uV,对于接收信号特别微弱的应用场合,如超声波气体流量计和超声物位计中将有良好的表现。

    标签: 超声脉冲 功率 放大 接收模块

    上传时间: 2013-06-19

    上传用户:zmy123

  • Blackfin系列DSP原理与系统设计(PDF格式)

    ·Blackfin系列DSP原理与系统设计(PDF格式)内容提要Blackfin DSP是ADI与Intel联合开发的体现高性能体系结构的首款第四代定点DSP产品。在其系列产品中,最高时钟频率为600 MHz,峰值处理能力为1.2 GMIPS。本书共分8章,主要介绍了Blackfin系列芯片的结构、特点、接口功能、软件编程等内容,并以视频应用为实例介绍了一些使用方法,同时给出了几个用于MPEG-4算

    标签: Blackfin DSP 系统设计

    上传时间: 2013-04-24

    上传用户:cooran