虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

最小熵解卷积

  • DVB信道编解码算法研究与FPGA实现

    随着人们对于数字视频和数字图像的需求越来越大,数字电视广播和手机电视迅速发展起来,但是人们对于数字图像质量的要求也越来越高。对于观众来讲,画面的质量几乎是最为重要的,然而由于信道传输特性不理想和加性噪声的影响,不可避免地会产生误码,导致图像质量的下降,甚至无法正常收看。因此,为了保障图像质量就需要采用纠错编码(又称信道编码)的方式来实现通信。在数字视频广播系统(DVB)中,无论是卫星传输,电缆传输还是地面传输都采用了信道编码。 本文首先深入研究DVB标准中的信道编码部分的关键技术;然后依照DVB-T标准技术要求,设计并硬件实现了数字视频传输的信道编解码系统。在该系统中,编解码器与信源端的接口利用了MPEG-2的视频传输接口同步并行接口(SPI),这种接口的应用让系统具有很强的通用性;与信道端接口采用了G.703接口,具有G.703接口功能和特性的数据通信设备可以直接与数字通信设备连接,这使得应用时对于信道的选择具有较大的灵活性。 在深入理解RS编解码算法,卷积交织/解交织原理,卷积编码/VITERBI译码算法原理的基础上,本文给出了解码部分的设计方案,并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件实现。在RS解码过程中引入了流水线机制,从而很大程度上提高了解码效率。解交织器部分采用了RAM分区循环法,利用对RAM读写地址的控制实现解卷积交织,这种方法控制电路简单,实现速度比较快,代价小。VITERBI译码器采用截尾译码,在几乎不影响译码准确度的基础上大大提高了解码效率。

    标签: FPGA DVB 信道 编解码

    上传时间: 2013-07-16

    上传用户:372825274

  • 卷积编码和维特比译码的FPGA实现

    由于其很强的纠错性能和适合硬件实现的编译码算法,卷积编码和软判决维特比译码目前已经广泛应用于卫星通信系统。然而随着航天事业的发展,卫星有效载荷种类的增多和分辨率的不断提高,信息量越来越大。如何在低信噪比的功率受限信道条件下提高传输速率成为目前亟待解决的问题。本论文结合在研项目,在编译码算法、编译码器的设计与实现、编译码器性能提高三个方面对卷积编码和维特比译码进行了深入研究,并进一步介绍了使用VHDL语言和原理图混合输入的方式,实现一种(7,3/4)增信删余方式的高速卷积编码器和维特比译码器的详细过程;然后将设计下载到XILINX的Virtex2 FPGA内部进行功能和时序确认,最终在整个数据传输系统中测试其性能。本文所实现的维特比译码器速率达160Mbps,远远高于目前国内此领域内的相关产品速率。 首先,论文具体介绍了卷积编码和维特比译码的算法,研究卷积码的各种参数(约束长度、生成多项式、码率以及增信删余等)对其译码性能的影响;针对项目需求,确定卷积编码器的约束长度、生成多项式格式、码率和相应的维特比译码器的回归长度。 其次,论文介绍了编解码器的软、硬件设计和调试一根据已知条件,使用VHDL语言和原理图混合输入的方式设计卷积编码和维特比译码的源代码和原理图,分别采用功能和电路级仿真,确定卷积编码和维特比译码分别需要占用的资源,考虑卷积编码器和维特比译码器的具体设计问题,包括编译码的基本结构,各个模块的功能及实现策略,编译码器的时序、逻辑综合等;根据软件仿真结果,分别确定卷积编码器和维特比译码器的接口、所需的FPGA器件选型和进行各自的印制板设计。利用卷积码本身的特点,结合FPGA内部结构,采用并行卷积编码和译码运算,设计出高速编译码器;对软、硬件分别进行验证和调试,并将验证后的软件下载到FPGA进行电路级调试。 最后,论文讨论了卷积编码和维特比译码的性能:利用已有的测试设备在整个数据传输系统中测试其性能(与没有采用纠错编码的数传系统进行比对);在信道中加入高斯白噪声,模拟高斯信道,进行误码率和信噪比测试。

    标签: FPGA 卷积 编码 译码

    上传时间: 2013-04-24

    上传用户:mingaili888

  • RS与卷积级联的编解码FPGA实现

    数字通信系统中,信道受到多种类型噪声的影响,信息在传输过程中会出现错误。为提高系统传输的可靠性,除了扩展带宽、增加发射功率和降低系统噪声等方法外,纠错编码也是常用技术。在编码过程中,卷积码充分利用了各组之间...

    标签: FPGA 卷积 级联 编解码

    上传时间: 2013-06-27

    上传用户:xuanchangri

  • ATMEGA128最小系统原理图

    ATMEGA128最小系统原理图ATMEGA128最小系统原理图ATMEGA128最小系统原理图

    标签: ATMEGA 128 最小系统 原理图

    上传时间: 2013-04-24

    上传用户:wendy15

  • 基于VHDL语言的卷积码编解码器的设计

    本文在阐述卷积码编解码器基本工作原理的基础上,提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计(2,1,6)卷积码编解码器的方法。

    标签: VHDL 语言 卷积码 编解码器

    上传时间: 2013-06-16

    上传用户:zfh920401

  • 卷积Turbo码编译码器FPGA实现

    卷积Turbo码因其优异的纠错性能越来越受人门的关注,而编码器和译码器是编码理论实际应用的重点和难点。论文根据IEEE802.16e标准,以低时延、高吞吐量、支持高时钟频率、参数可配置为目标,对卷积Turbo码编码器和译码器的FPG...

    标签: Turbo FPGA 卷积 编译码器

    上传时间: 2013-05-19

    上传用户:cuibaigao

  • 基础篇51的最小系统

    讲述51最小系统,PPT,很好用的资料,能帮助我们初级学生好好的入门

    标签: 最小系统

    上传时间: 2013-04-24

    上传用户:z1191176801

  • 51最小系统

    自己画的51最小系统,包括原理图和PC,检测过了没有问题,打开需要用Altium打开

    标签: 最小系统

    上传时间: 2013-06-18

    上传用户:liangrb

  • 卷积编码及基于DSP的Viterbi译码器设计

    ·卷积编码及基于DSP的Viterbi译码器设计

    标签: Viterbi DSP 卷积 编码

    上传时间: 2013-04-24

    上传用户:Jason1990

  • 144PingSTM32ZET6最小系统SCH

    144PingSTM32ZET6最小系统SCH

    标签: PingSTM ZET6 144 ZET

    上传时间: 2013-04-24

    上传用户:guanliya