基于STC89C51单片机的智能循迹小车，通过传感器对黑线的识别，使小车始终沿轨迹前行，并能实现转弯和数码管的实时显示
上传时间： 2022-06-12
上传用户：
无线充电技术发展至今在电子领域已经被深入研究应用，虽然还未曾大范围普及，但在消费电子领域的发展已经取得不错的成绩。本作品是设计并制作一个能够无线充电的电动小车。该充电装置能感应到小车后，自动为小车充电一分钟，小车在充电完成之后向前水平直线行驶，直至能量耗尽。本装置采用了高频电磁感应，产生137KHz的高频电磁，利用一定匝数比的线圈做接受器，为超级电容充电，充电完成后，再利用可控硅导通后造成的电路短路，从而使小车电机接入电路，超级电容放电驱动小车电机，从而使小车运动。
上传时间： 2022-07-16
上传用户：xsr1983
随着汽车工业的迅速发展，关于汽车的研究也就越来越受人关注。本设计就是在这样的背景下提出的，指导教师已经有充分的准备。本题目是结合科研项目而确定的设计类课题。设计的智能电动小车应该能够实时显示时间、速度、里程，具有自动寻迹、寻光、避障功能，可程控行驶速度、准确定位停车。根据题目的要求，确定如下方案：在现有玩具电动车的基础上，加装光电、红外线、超声波传感器及金属探测器，实现对电动车的速度、位置、运行状况的实时测量，并将测量数据传送至单片机进行处理，然后由单片机根据所检测的各种数据实现对电动车的智能控制。这种方案能实现对电动车的运动状态进行实时控制，控制灵活、可靠，精度高，可满足对系统的各项要求。本设计采用MCS-51系列中的80C51单片机。以80C51为控制核心，利用超声波传感器检测道路上的障碍，控制电动小汽车的自动避障，快慢速行驶，以及自动停车，并可以自动记录时间、里程和速度，自动寻迹和寻光功能。80C51是一款八位单片机，它的易用性和多功能性受到了广大使用者的好评。下面就简要的介绍一下单片机及其典型应用方式：
标签： 单片机 电动智能超声波避障小车
上传时间： 2022-06-29
上传用户：
设计了一个基于单片机的智能环境数据采集小车系统，能实现环境温湿度的采集、发送、接收、处理、显示和保存。系统采用单片机作为小车与控制台的核心。控制台通过无线射频信号控制电动小车前进、后退、左转和右转运行，小车在行进过程中实时采集环境数据并将采集到的数据通过无线信号发送给控制台，控制台将数据处理后显示，并将数据发送至PC保存。经调试，系统工作稳定、可靠，实用性强。
上传时间： 2013-11-02
上传用户：R50974
全国电子设计大赛:智能电动车的设计.实现功能:以AT89C52单片机为核心，用双CPU实现电动小车的实时智能控制。CPU对各个传感器检测到的信号进行综合判断处理，然后发出控制信号给电机驱动电路控制小车运行。系统采用PWM动态控制电动机转速，采用红外光电传感器检测引导线，矫正行车路线，超强纠偏。采用霍尔元件检测车轮转动，测速计算距离。用看门狗X5045实现数据存储；采用接近开关准确的探测出金属片的位置、长度；采用光电传感器检测障碍物。采用光电传感器和TLC2543采样比较光源强度引导小车进入车库。系统根据基于优化的模糊控制算法，实现小车智能化的自动控制，定位精确。
上传时间： 2014-01-11
上传用户：liansi
1.有三根杆子A,B,C。A杆上有若干碟子 2.每次移动一块碟子,小的只能叠在大的上面 3.把所有碟子从A杆全部移到C杆上 经过研究发现，汉诺塔的破解很简单，就是按照移动规则向一个方向移动金片： 如3阶汉诺塔的移动：A→C,A→B,C→B,A→C,B→A,B→C,A→C 此外，汉诺塔问题也是程序设计中的经典递归问题
上传时间： 2016-07-25
上传用户：gxrui1991
溫度華氏轉變攝氏 #include <stdio.h> #include <stdlib.h> enum x {A,B,C,D,E} int main(void) { int a=73,b=85,c=66 { if (a>=90) printf("a=A等級!!\n") else if (a>=80) printf("73分=B等級!!\n") else if (a>=70) printf("73分=C等級!!\n") else if (a>=60) printf("73分=D等級!!\n") else if (a<60) printf("73分=E等級!!\n") } { if (b>=90) printf("b=A等級!!\n") else if (b>=80) printf("85分=B等級!!\n") else if (b>=70) printf("85分=C等級!!\n") else if (b>=60) printf("85分=D等級!!\n") else if (b<60) printf("85分=E等級!!\n") } { if (c>=90) printf("c=A等級!!\n") else if (c>=80) printf("66分=B等級!!\n") else if (c>=70) printf("66分=C等級!!\n") else if (c>=60) printf("66分=D等級!!\n") else if (c<60) printf("66分=E等級!!\n") } system("pause") return 0 }
上传时间： 2014-11-10
上传用户：wpwpwlxwlx
溫度華氏轉變攝氏 #include <stdio.h> #include <stdlib.h> enum x {A,B,C,D,E} int main(void) { int a=73,b=85,c=66 { if (a>=90) printf("a=A等級!!\n") else if (a>=80) printf("73分=B等級!!\n") else if (a>=70) printf("73分=C等級!!\n") else if (a>=60) printf("73分=D等級!!\n") else if (a<60) printf("73分=E等級!!\n") } { if (b>=90) printf("b=A等級!!\n") else if (b>=80) printf("85分=B等級!!\n") else if (b>=70) printf("85分=C等級!!\n") else if (b>=60) printf("85分=D等級!!\n") else if (b<60) printf("85分=E等級!!\n") } { if (c>=90) printf("c=A等級!!\n") else if (c>=80) printf("66分=B等級!!\n") else if (c>=70) printf("66分=C等級!!\n") else if (c>=60) printf("66分=D等級!!\n") else if (c<60) printf("66分=E等級!!\n") } system("pause") return 0 }
上传时间： 2013-12-12
上传用户：亚亚娟娟123
给定两个集合A、B，集合内的任一元素x满足1 ≤ x ≤ 109，并且每个集合的元素个数不大于105。我们希望求出A、B之间的关系。 任 务 ：给定两个集合的描述，判断它们满足下列关系的哪一种： A是B的一个真子集，输出“A is a proper subset of B” B是A的一个真子集，输出“B is a proper subset of A” A和B是同一个集合，输出“A equals B” A和B的交集为空，输出“A and B are disjoint” 上述情况都不是，输出“I m confused!”
标签：
上传时间： 2017-03-15
上传用户：yulg
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
