本文为用vhdl语言编写的38译码器
本文为用vhdl语言编写的38译码器,为doc格式,请先复制到相应软件例如maxplus中再使用。...
本文为用vhdl语言编写的38译码器,为doc格式,请先复制到相应软件例如maxplus中再使用。...
数字钟是一个将“时”“分”“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时;显示满刻度为23时59分59秒,另外具备校时功能和报时功能。因此,一个基本的数字钟电路主要由“时”“分”“秒”计数器校时电路组成。将标准秒信号送入“秒计数器”,“秒计数器”采用60进制计数器,每累加60秒发送一个“...
利用CASE语句的3-8译码器,3个为数据输入,3个为控制端,分别为S1,S2,S3,输出数据为八位...
RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计...
数据结构课程设计:哈夫曼编码、译码器(对文章进行编码 再译码...