基于XilinxFPGA的高速Viterbi回溯译码器
标签： XilinxFPGA Viterbi 译码器
上传时间： 2014-01-17
上传用户：yyyyyyyyyy
维特比译码器的asic设计的相关论文
标签： asic 译码器 论文
上传时间： 2014-01-09
上传用户：wys0120
reed-solomon译码器。共有7个文件，分别为译码器的7个模块。
标签： reed-solomon 译码器
上传时间： 2016-09-24
上传用户：731140412
3-8译码器地简单实现，采用QUARTUSii5.0环境编译
标签： 译码器
上传时间： 2016-09-30
上传用户：rishian
8位AD转换器的使用加液晶显示,转换器是八通道并行转换器
标签： 转换器 8位 AD转换器 液晶显示
上传时间： 2014-01-21
上传用户：一诺88
就是个译码器，用cpld实现的译码器是verilog写的
上传时间： 2013-12-19
上传用户：as275944189
万年历数码管实现 用单片机 译码器 实现的
标签： 万年历 数码管 用单片机 译码器
上传时间： 2016-10-27
上传用户：shawvi
viterbi译码器的IP核，可以直接编译使用
标签： viterbi IP核 译码器
上传时间： 2016-11-03
上传用户：希酱大魔王
cpld/fpga RS(204,188)译码器的verilog程序
标签： verilog cpld fpga 204
上传时间： 2016-11-05
上传用户：tyler
程序提供了一种高效简单的38译码器的算法，非常实用
标签： 程序 译码器 算法
上传时间： 2016-11-14
上传用户：ainimao
