详细介绍了用ＶＨＤＬ语言开发的数字电路方法
详细介绍了用ＶＨＤＬ语言开发的数字电路方法，为电子产品的设计和开发缩短了时间，提高了系统的可靠性．...
时间电路技术资料
📦 资源总数：18770
💻 源代码：43221
🔥 时间电路热门资料
查看全部18770个资源 »利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和...
设计一个十字路口的交通灯控制电路
设计一个十字路口的交通灯控制电路，要求东西方向车道和南北方向车道两条交叉道路上的车辆交替运行，每次通行时间都设为45秒。时间可设置修改。...
近段时间闲来无事做了一款AV和HI-FI两用的前级
近段时间闲来无事做了一款AV和HI-FI两用的前级，采用音量音调处理芯片PT2322完成音量音调的处理，支持六声道音量0~15分贝可调，高中低音支持-7db~+7db可调，总音量支持0~79分贝可调，步进为2分贝每次，并且具有静音、3D和直通功能，不论是在听音乐还是在看电影两不误；采用pt2323实...
SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC
SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计，以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形...
💻 时间电路源代码
查看更多 »📂 时间电路资料分类