基于高速数字信号处理器(DSP) 和大规模现场可编程门阵列( FPGA) ,成功地研制了小型\\r\\n化、低功耗的实时视频采集、处理和显示平台. 其中的DSP 负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA 内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/ 解码器进行设置的I2 C 控制核等. 通过增大FIFO 位宽、提高传输带宽,降低了占用EMIF 总线的时间 利用数字延迟锁相环逻辑,提高了显示接口时序控制精度. 系统软件由驱动层、管理层和应用层组成,使得硬件管理与
上传时间： 2013-08-08
上传用户：PresidentHuang
作为一个简明的教程，主要宗旨是让初学者快速地了解FPGA/SOPC（可编程片上系统）开发的流程。
上传时间： 2013-08-09
上传用户：hphh
FPGA/SOPC开发教程,片上系统快速入门教程
上传时间： 2013-08-12
上传用户：redmoons
基于CPLD的光积分时间可调线阵CCD驱动电路设计
上传时间： 2013-08-15
上传用户：lalalal
本文介绍一种以CPLD[1]为核心、以VHDL[2]为开发工具的时间控制器，该控制器不仅具有时间功能，而且具有定时器功能，能在00：00～23：59之间任意设定开启时间和关闭时间，其设置方便、灵活，广泛应用于路灯、广告灯箱、霓虹灯等处的定时控制。
上传时间： 2013-08-16
上传用户：chenjjer
在CPLD内实现声调和时间的控制，在LATTICE的ISPLEVER6.1下编译通过。可以修改定时时间进行声调的修改
上传时间： 2013-08-17
上传用户：ysystc699
有时间显示与设置、秒表、闹钟、日期显示与设置功能，用6个数码管显示。
标签： 闹钟
上传时间： 2013-08-20
上传用户：ttpay
关键词：FPGA 数字电路 时序 时延路径 建立时间 保持时间
上传时间： 2013-08-31
上传用户：梧桐
采用按时间抽选的基4原位算法和坐标旋转数字式计算机（CORDIC）算法实现了一个FFT实时谱分析系统。整个设计采用流水线工作方式，保证了系统的速度，避免了瓶劲的出现；整个系统采用FPGA实现，实验表明，该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力，可以广泛地应用于数字信号处理的各个领域。
上传时间： 2013-09-01
上传用户：731140412
工作原理：\r\n 脉冲输入，记录30个脉冲的间隔时间（总时间），LED显示出来，牵涉到数码管的轮流点亮，以及LED的码。输入端口一定要用个\r\n74LS14整一下，图上没有。数码管使用共阴数码管。MAXPLUS编译。\r\n测试时将光电门的信号端一块连接到J2口的第三管脚，同时第一管脚为地，应该与光电门的地连接（共地）。\r\n开始测试：\r\n 按下按键，应该可以见到LED被点亮，指示可以开始转动转动惯量盘，等遮光片遮挡30次光电门后，\r\n LED熄灭，数码管有数字显示，此为时间值，单位为秒，与
上传时间： 2013-09-05
上传用户：123454
