随着计算机科学在人机交互领域的极大发展，作为人脸信息处理中的一项关键技术，人脸检测现在已经成为模式识别，计算机视觉和人机交互领域不可缺少的一部分。但是，人脸检测算法存在计算量大、速度慢等缺点。软件实现方式无法达到实时处理要求，而现有的硬件实现需要占用大量硬件资源。 本文针对现有人脸检测硬件实现的缺点，通过对Adaboost算法和现有硬件结构的分析，提出了双流水线硬件检测架构：扫描窗口流水线、特征向量流水线。并在Vertex-II Pro FPGA平台验证成功，达到实时检测的标准。具体工作和创新点包括如下几点： 介绍了人脸检测的原理以及人脸检测经典算法。其中，详细介绍了Adaboost算法。 对现有的结构进行详细分析。指出现有各架构的缺点，即资源占用多，检测速度慢。针对这两个问题，本文提出了一个适合嵌入式应用的扫描窗口、特征向量双流水线检测硬件架构，详细说明了该架构的工作原理，并在该架构基础上，通过加入预测加载技术，进一步提高检测速度。随后，采用存储器访问效率，架构内部存储单元大小，检测时间长短，运算单元数量四个标准，详细比较了新架构和现有架构的差别，显示出新架构的优势。 基于提出的架构，给出了Adaboost人脸检测系统的VLSI实现方案。本文中，采用自顶向下的设计方法将人脸检测系统分成若干个子模块，然后对每个子模块进行详细的设计和说明，给出了每个子模块的硬件架构、状态转换以及verilog实现后的仿真波形。 采用Xilinx公司的VII Pro FPGA开发板完成人脸检测系统的硬件验证。FPGA验证结果表明对于QCIF分辨率的视频图像，人脸检测系统能够达到50fps的检测速度，满足实时检测的要求。
上传时间： 2013-06-15
上传用户：1193169035
随着图像分辨率的越来越高，软件实现的图像处理无法满足实时性的需求；同时FPGA等可编程器件的快速发展使得硬件实现图像处理变得可行。如今基于FPGA的图像处理研究成为了国内外的一个热门领域。 本文在FPGA平台上，用Verilog HDL实现了一个研究图像处理算法的可重复配置的硬件模块架构，架构包括PC机预处理和通信软件，控制模块，计算单元，存储器模块和通信适配模块五个部分。其中的计算模块负责具体算法的实现，根据不同的图像处理算法可以独立实现。架构为计算模块实现了一个可添加、移出接口，不同的算法设计只要符合该接口就可以方便的加入到模块架构中来进行调试和运行。 在硬件架构的基础上本文实现了排序滤波，中值滤波，卷积运算及高斯滤波，形态学算子运算等经典的图像处理算法。讨论了FPGA的图像处理算法的设计方法及优化策略，通过性能分析，FPGA实现图像处理在时间上比软件处理有了很大的提高；通过结果的比较，发现FPGA的处理结果达到了软件处理几乎同等的效果水平。最后本文在实现较大图片处理和图像处理窗口的大小可配置性方面做了一定程度的讨论和改进，提高了算法的可用性，同时为进一步的研究提供了更加便利的平台。 整个设计都是在ISE8.2和ModelSim第三方仿真软件环境下开发的，在xilinx的Spartan-3E XC3S500E硬件平台上实现。在软件仿真过程中利用了ISE8.2自带仿真工具和ModelSim结合使用。 本课题为制造FPGA的专用图像处理芯片做了有益的探索性研究，为实现FPGA为核心处理芯片的实时图像处理系统有着积极的作用。
上传时间： 2013-07-29
上传用户：爱顺不顺
随着数字电子技术的发展，数字信号处理的理论和技术广泛的应用于通讯、语音处理、计算机和多媒体等领域。快速傅立叶变换(FFT)使离散傅立叶变换的运算时间缩短了几个数量级，在数字信号处理领域被广泛应用。FFT已经成为现代信号处理的重要手段之一。 现场可编程门阵列(FPGA)是近年来迅速发展起来的新型可编程器件。随着它的不断应用和发展，也使电子设计的规模和集成度不断提高。同时基于FPGA实现FFT的设计方法和思想被提出。本次设计的目的是快速傅立叶变换(FFT)的FPGA实现。 此文在分析了快速傅立叶算法的基础上，提出了一种频率抽取基4 FFT的FPGA设计方案，针对现有FFT的FPGA实现过程中蝶形运算需要频繁乘以多个旋转因子提出了改进方法，减少了旋转因子的乘法次数和存储空间，加快了蝶形运算的速度，设计的地址映射方法，无需运算即可得到所需数据的存放地址，并结合采用乒乓结构和流水线方式，来提高快速傅立叶变换(FFT)FPGA实现的速度。描述了一片FPGA芯片内完成了整个FFT处理器的电路设计，经过模块时序仿真和数据的验证及测试，达到工作在50MHz时钟频率的设计要求。最后对后续设计做了描述，并对用FPGA实现FFT做了展望。
上传时间： 2013-04-24
上传用户：康郎
H.264/AVC是由ITU和ISO两大组织联合组成的JVT共同制定的一项新的视频压缩技术标准，在较低带宽上提供高质量的图像传输是H.264/AVC的应用亮点。在同样的视觉质量前提下，H.264/AVC比H.263和MPEG-4节约了50％的码率。但H.264获得优越性能的代价是计算复杂度的增加，据估计其编码的计算复杂度大约为H.263的3倍，因此很难应用于实时视频处理领域。针对这一现状，业内做了大量的研究工作，力图降低其计算复杂度和提高运行效率。比如在运动估计方面，国内外在这方面的研究已经很成熟。而针对帧内/帧间预测编码的研究却较少。因此研究预测模式的快速算法具有理论意义和应用价值。 本文在详细研究H.264标准视频压缩编码特点基础上，分析了H.264帧内编码, 帧间编码及变换，量化技术的原理及特点，提出了一种基于局部边缘方向信息的快速帧内模式判决算法，通过结合SAD的模式选择方法来减少模式选择数目。它采用了Sobel梯度算子计算当前块的边缘信息，累加当前块中属于同一方向像素点的边缘矢量构造不同模式下的边缘方向直方图，以便确定最可能的预测模式。该算法有效降低了编码器的运算复杂度，在并未显著降低编码性能的情况下提升了编码器效率。仿真表明：Foreman 图像序列编码性能有了提高，其中PSNR平均降低了0.06dB，Bitrate平均降低了19.4％，这大大提高了视频传输的质量。 另外在帧间预测模式选择算法方面进行了改进研究：按顺序对不同类型进行判决，有选择地去比较可能模式，使得在有效减少需判决的模式数量的同时，结合小块模式搜索中途停止准则来确定最优模式。仿真表明：改进算法相对与原来算法能够节省很多的编码时间（平均下降了49.3％），但带来的图像质星的下降（平均下降0.08dB,可以忽略）和码率较少的增加。 同时在整数DCT变换模块中，提出了一种快速蝶形算法，使得对4×4点数据做一次变换，只需通过8×8次加法和2×8次移位运算便可完成，与原来12×8次加法和4×8次移位相比，新算法大大降低了运算复杂度。 最后介绍FPGA的特点及设计流程，并实现了H.264编解码器中变换编码及量化和熵解码模块的硬件。这种基于FPGA所实现的H.264编码视频处理模块设计具备了成本低，周期短，设计方法灵活等优点，具有广阔的市场应用前景。 仿真表明，通过使用本文提出的帧内/帧间速算法方法可使得H.264编码速度获得显著的提高，使H.264 Baseline编码器能在PC平台上实现实时编码。
上传时间： 2013-07-18
上传用户：zukfu
在当今的广播系统中，绝大部分的视频信号是隔行采样的。采用这种扫描格式，能够大幅度地减少视频的带宽，但也会引起彩色爬行、画面闪烁、边缘模糊及锯齿等现象。这种缺陷经人尺寸屏幕放大后就更加明显。为改善画面的视觉效果，去隔行技术应运而生。同时，视频信号本身的低帧频也会导致行抖动、线爬行以及大面积闪烁等视觉效果上的缺陷。增加扫描频率会把这些视觉缺陷搬移到人眼不敏感的高频区域上去从而产生较好的主观图象质量。而为了适应不同显示终端以及对图像大小变化的要求就必须对原始信号分辨率即每帧行数和每行像素数进行变换。因此去隔行、帧频转换、分辨率变换成为视频格式转换的基本内容。 FPGA 的出现是VLSI技术和EDA技术发展的结果。FPGA器件集成度高、体积小，具有通过用户编程实现专门应用的功能。它允许电路设计者利用基于计算机的开发平台，经过设计输入、仿真、测试和校验，直到达到预期的结果。使用FPGA器件可以大大缩短系统的研制周期，减少资金投入。另外采用FPGA器件可以将原来的电路板级产品集成芯片级产品，从而降低了功耗，提高了可靠性，同时还可以很方便的对设计进行在线修改。 该文在介绍了视频格式转换中的主要算法后，重点对去隔行、帧频转换、分辨率变换的FPGA综合实现方案进行了由简单到复杂的深入研究，分别给出了最简解决方案、基于非线性算法的解决方案和基于运动补偿的解决方案。最简解决方案利用线性算法将去隔行，帧频转换，分辨率变换三项处理同时实现，达到FPGA内部资源和外部RAM耗用量都为最小的要求，是后续复杂方案的基础。其中去隔行采用场合并方式，帧频转换采用帧重复方式，分辨率变换采用均匀插值方式。基于非线性算法的解决方案中加入了对静止区域的判断，静止区域的输出像素值直接选用相应位置的已存输入数据，非静止区域的输出像素值通过对已存输入数据进行非线性运算得出。基于运动补偿的解决方案在对静止区域进行判断和处理的基础上，对欲生成的变频后的场间插值帧进行运动估计，根据运动矢量得出非静止区域的输出像素值。其中为求得输入场间相应时间位置上的插值帧输出数据，该方案采用了自定义的前后向块匹配运动估计方式，通过对三步搜索算法的高效实现，将SAD 值进行比较得出运动矢量。
上传时间： 2013-07-19
上传用户：米卡
根据雷达、图像、通信等领域对信号高速处理的要求，研究人员正寻求新的高速的数字信号处理实现方法，以满足这种高速地处理数据的需要。 本文对单片FPGA的雷达处理机实现进行了研究。文章根据线性调频信号脉冲压缩理论，选择合适的加窗函数，对线性调频信号进行脉冲压缩，得出仿真结果；完成了雷达信号处理部分的PCB制版；确定了与其他PCB板之间的接口关系；编写了FPGA程序，采用DA算法并根据FIR原理实现32阶滤波器，进行了脉冲压缩处理。
上传时间： 2013-04-24
上传用户：suonidaoke
随着图像处理和模式识别技术的进步，基于生物特征的识别技术成为蓬勃发展的高技术之一，根据IBG(InternationalBiometricGroup)组织对生物特征市场的统计和预测，该领域的收入的年增长率30-50％，到2008年，全球总收入将达到46.39亿美元。而基于指纹特征的识别技术由于其独特的可靠性，稳定性，方便快捷的特点，恰好符合了市场的需求。目前指纹识别技术是生物识别领域中应用最广泛的识别技术，也是研究与应用的一个热点。 SOPC片上可编程系统和嵌入式系统是当前电子设计领域中最热门的概念。NiosⅡ是Altera公司开发的一种采用流水线技术、单指令流的RISC嵌入式处理器软核，可以将它嵌入FPGA内部，与用户自定义逻辑结合构成一个基于FPGA的片上系统。与嵌入式硬核相比较，嵌入式软核具有更大的灵活性。而FPGA的高速性、恰恰满足了指纹识别系统对速度的要求。 本文对指纹识别技术中各个环节的算法进行了较为深入的研究，结合NiosⅡ嵌入式处理器的特点，对算法进行了合理的选择与优化，形成了一套完整的指纹识别算法，并提出了一种基于FPGA的指纹识别系统硬件设计方案。 论文的内容主要包括以下几个方面： 1、对指纹图像预处理、后处理和匹配算法进行了改进，提高了算法的性能；设计了一种适用于快速匹配的指纹特征数据结构；提出了一套基于特征点匹配的指纹识别算法。实验结果表明该算法速度快、误识率较低、可靠性较高，可以满足实用的要求。 2、本着增加系统集成度、减小系统体积、提高便携性、降低功耗和成本，同时提升系统的性能的原则，使用Altera公司提供的外围设备IP核配合NiosⅡ处理器软核搭建了一个单片嵌入式系统，然后以内嵌NiosⅡ软核的FPGA和FPS200指纹采集器为核心芯片，外配片外RAM和Flash存储器以及小键盘和LCD显示屏等器件，设计了一个便携式指纹识别系统，提出了一套基于FPGA的硬件设计方案。 3、利用NiosⅡ开发板对硬件设计方案进行了初步的验证，实现了指纹采集芯片FPS200与FPGA的接口，并进行了算法的移植。 实验结果表明本文所提出的系统设计方案是可行的。基于FPGA的自动指纹识别系统在速度、功耗、体积、扩展性方面有着独特的优势，具有广阔的发展空间。最后提出了对这一设计继续改进的思路和下一步研究的内容。
上传时间： 2013-06-07
上传用户：kikye
在信息化发展的当前，音视频等多媒体作为信息的载体，在社会生活的各个领域，起着越来越重要的作用。数字视频的海量性成为阻碍其应用的的瓶颈之一。在这种情况下，H．264作为新一代的视频压缩标准，以其高性能的压缩效率，成为备受关注的焦点和研究问题。H．264通过运动估计/运动补偿（MP/MC）消除视频时间冗余，对差值图像进行离散余弦变换（DCT）消除空间冗余，对量化后的系数进行可变长编码（VLC）消除统计冗余，获得了极高的压缩效率。随着嵌入式处理器性能的逐渐提升和3G网络即将商用的推动，H．264以其优秀的压缩性能，无论是无线信道传输方面，还是存储容量有限的嵌入式设备都具有广阔的应用前景。 但H．264在提升压缩性能的同时付出的代价是算法复杂度的成倍增加，实际应用中人们对视频解码的实时性要求严格，已出现的对应算法代码多基于PC通用处理器实现，而嵌入式设备的主频和处理能力仍然相对有限，存储容量相对较小，总线速率相对偏低，因此必须对标准对应算法进行优化移植，才能满足实际应用的需求。 本文在对H．264标准及其新特性进行详细介绍后，重点研究了在解码端如何针对解码耗时较多的模块进行改进，然后将算法移植到ARM平台，并针对平台特点作出相应优化，最后完成解码图象显示，并给出了测试结果。本文主要完成的工作如下： 详细分析了H．264的参考软件JM中解码流程，并利用测试工具分析了各模块耗时，针对耗时较多的模块如插值运算及去块滤波模块，提出了对应的改进算法并在H．264的参考软件JM86上进行了实现，PC测试实验证明了算法改进的优越性和运算优化的可行性。最后针对ARM平台，在对程序结构和对应代码进行优化之后，将其移植到WINCE系统之下，同时给出了WINCE平台解码后图象加速显示方法，并对最终测试结果与性能做出了评价。
上传时间： 2013-06-04
上传用户：shijiang
智能电表、水表、煤/燃气表、热量表等大量地出现在人们的生活中，同时这些仪表的抄录工作变得越来越烦琐，工作量大，工作效率低，不仅给用户带来不便，而且会存在漏抄、误抄、估抄的现象。随着电子技术、通信技术和计算机技术的飞速发展，人工抄表已经逐步被自动抄表所代替。 集中器是一个数据集中处理器，是多对象自动抄表系统的通信桥梁，负责对各智能表的数据进行采集、存储和管理，及时有效地向上位机传输数据并执行上位机发送的指令。提高多对象集中器数据处理能力，有效完成上下行通信是多对象自动抄表系统AMRS（Automation Meter Reading System）目前需要解决的关键问题。 本文针对多对象集中器这样一个较复杂的通信与控制系统，提出采用32位的高性能嵌入式微处理器。32位ARM9微处理器处理速度快、硬件性能高、低功耗、低成本，集成了相当多的硬件资源，硬件的扩展和设计大大简化，ARM9（S3C2410）为工业级芯片，抗干扰能力强，能够适应运行现场的较恶劣环境，8/16位微控制器运算能力有限，对于较复杂的通信与控制算法难以顺利完成；硬件平台依赖性强，不利于软件的开发、升级与移植；在缺乏多任务调度机制的情况下，应用软件不仅实现难度大，且可靠性难以保证。 本文首先对多对象远程抄表系统的总体结构进行研究，主要研究了多对象远程抄表系统中集中器的软件和硬件实现，对硬件资源进行了外围扩展，对S3C2410微处理器芯片的外围硬件进行了扩展设计，使之具备了满足使用需求的最小系统硬件资源，包括时钟、复位、电源、外围存储、LCD、RS-485通信模块、CAN通信模块等电路设计。实时时钟为多对象集中器定时抄表提供时间标准；电源电路为多对象集中器系统提供稳定电源；看门狗电路的设计保证多对象集中器系统可靠运行，防止系统死机；数据存储器主要用于存储参数、变量、集中器自身的参数，负责智能表的参数以及智能表用量等。上行通道即多对象集中器与上位机之间的通信线路，采用CAN现场总线进行通信；下行通道即多对象集中器与智能表之间的通信，采用RS-485总线进行通信。软件设计上，主要针对多对象集中器的数据存储功能和串行通讯功能进行程序编写。基于ARM的多对象远程抄表系统集中器可以实现多对象远程抄表，提高了数据处理能力，有效完成了上下行通信，可靠性强，稳定性高，结构简单。
上传时间： 2013-06-07
上传用户：heminhao
汽车行驶记录仪(文中也简称为记录仪)，亦称“汽车黑匣子”，是安装在车辆上，对车辆行驶速度、时间、里程以及有关车辆行驶的其它状态信息进行监控、记录、存储并可通过接口实现数据输出的数字式电子记录装置。为分析和判断汽车驾驶状态和处理交通事故提供了可靠准确的科学依据。本课题的来源是国家信息产业部下达的电子发展基金项目，与同类产品相比，增加了音/视频功能，目前已通过信产部验收。 本文主要分析和设计了一种具有低成本高扩展性的基于ARM与ARMLinux的汽车行驶记录仪方案，该系统作为信产部项目中的主控模块实现了记录仪的标准功能。硬件方面分析了汽车行驶记录仪的标准功能对应ARM片内外围电路与外部器件的设计。软件方面分析了基于YAFFS文件系统与Linux 2.6的软件平台在嵌入式应用方面的高可用性，主要描述YAFFS的特点与基本原理，Linux中线程的实现机制与Linux Kernel 2.6在响应时间上的改进。并给出了该记录仪基于Liinux的多线程结构应用程序的设计要点、流程图和主要的数据结构。 作为扩展，为记录仪增加了采集和处理音/视频信号的DSP模块。DSP采用TI公司的专用于数字媒体应用的高性能DSP DM642。DSP模块同时采集3路视频并进行压缩，压缩算法可以采用MPEG-2、MPEG-4、H．263、H．264等。论述了实现音/视频功能的基本原理、DSP模块的存储器结构、ARM与DSP的通信及一些实用性的考虑。
上传时间： 2013-07-02
上传用户：W51631
