时间测试
共 109 篇文章
时间测试 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 109 篇文章，持续更新中。
高频三极管
更高效率的选用高频晶体管，在高频设计时如何选择看后一目了然，不但可以节约时间，还有设计方法中管子型号的推荐！
印制电路板雕刻机简介与适用范围
使用电路板雕刻机，可快速制作电路板样品，缩短研发时间，设备体积小不占空间，且无污染。它适合数字、模拟、RF及一般电路板的制作，可做到电路板钻孔、线路雕刻、外形切割一机多功。
VI电子称程序下载
资料介绍说明：<br />
1.本程序只在Windows XP 平台上经过完整测试，因此只能保证该程序在winXP系统下运行正确。<br />
2.由于本程序使用了Access数据库，因此需要计算机安装有Microsoft Access。<br />
3.将本程序下载到本地计算机后，需要建立与用户信息.mdb的ODBC链接。建立方法如下： 进入开始菜单 控制面板 管理工具 数据源(ODBC),建立
用于硅半导体探测器的电荷灵敏放大器的研制
<p>
</p>
<div>
氛及其子体的能谱测量中常用到钝化离子注人硅探测器或金硅面垒探测器。本文介绍了一种用于这两类硅半导体探测器的电荷灵敏放大器的实例，它由电荷灵敏级和电压放大级构成。给出了它的设计思想和调试过程。介绍了测试手段并测试了它的技术指标，说明了应用场合。
基于Multisim 10的共射极放大器设计与仿真
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">利用Multisim 10仿真软件对共射极放大电路进行了计算机辅助设计和仿真。运用直流工作点对静态工作点进行了分析和设定；利用波特图示仪分析了电路的频率特性；对电压增益、输入电阻和输出电阻进行了仿真测试，测试结果和理论
带有增益提高技术的高速CMOS运算放大器设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构，利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度，100 MS/s采样频率的高速流
ADC0809模数转换器的测试与研究
ADC0809模数转换器的测试与研究
步进频率雷达系统的模拟与测试
<div>
任何雷達接收器所接收到的回波(echo)訊號，都會包含目標回波和背景雜波。雷達系統的縱向解析度和橫向解析度必須夠高，才能在充滿背景雜波的環境中偵測到目標。傳統上都會使用短週期脈衝波和寬頻FM 脈衝來達到上述目的。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/31-130110150432P2.jpg" style="wid
基于采用分立元件设计的LC谐振放大器的设计方案
<span id="LbZY">介绍了基于采用分立元件设计的LC谐振放大器的设计方案与实现电路， 可用于通信接收机的前端电路，主要由衰减器、谐振放大器、AGC电路以及电源电路四部分组成。通过合理分配各级增益和多种措施提高抗干扰性，抑制噪声，具有中心频率容易调整、稳定性高的特点。电路经实际电路测试表明具有低功耗、高增益和较好的选择性。<br />
<img alt="" src="http://dl
板级模拟电路仿真收敛性技术研究
<span id="LbZY">电路仿真不仅应用于电路设计阶段，也用于电路故障诊断中。电路仿真结果能够为建立电路测试诊断知识库提供重要的参考信息。本文简要介绍了电路仿真收敛性的相关理论，分析了板级模拟电路直流分析和瞬态分析的仿真收敛性问题，深入探讨了电路仿真技术的原理和发展，重点研究了新的电路仿真算法，并将其应用于模拟电路仿真系统中。<br />
<img alt="" src="http://d
PSoC在时间谱采集电路中的应用
<span id="LbZY">在脉冲中子氧活化测井仪中，伽马射线时间谱的采集是仪器至为关键的部分。伽马射线时间谱采集电路常用的设计采用单片机与CPLD组合的方案，CPLD实现伽马射线计数，单片机则负责数据的处理、传输等工作。基于单片PSoC芯片的新方案，设计了伽马射线时间谱采集电路，实现了同样的功能。功能考核和高温考核证明，该方案有效、可靠，解决了高温CPLD价格昂贵且难以购买的问题，同时还能减
AN-835高速ADC测试和评估
<div>
本应用笔记将介绍ADI公司高速转换器部门用来评估高速ADC的特征测试和生产测试方法。本应用笔记仅供参考，不能替代产品数据手册<br />
<img alt="" src="http://dl.eeworm.com/ele/img/829019-130R11P346227.jpg" style="width: 311px; height: 352px; " />
5 Gsps高速数据采集系统的设计与实现
<p>
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">以某高速实时频谱仪为应用背景，论述了5 Gsps采样率的高速数据采集系统的构成和设计要点，着重分析了采集系统的关键部分高速ADC（analog to digital，模数转换器）的设计、系统采样时钟设计、模数
心电信号调理电路设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">心电（Electrocardiograph）作为人体重要的生理及病理指标之一，具有重要的医学研究价值。针对其信号微弱、频率低、阻抗高、随机性强及易受干扰
便携式位置探测仪信号接收装置电路设计
<span id="LbZY">清管器在管道中运行时，其上的信号发射器发射出电磁脉冲信号，通过便携式位置探测仪上的信号接收装置接收信号，经过信号处理部分对信号进行解码、识别，最终将探测结果显示在液晶显示屏上。为了满足便携性的要求，探测仪采用低功耗设计，并大量使用贴片元件和功能集成的IC 。经过深入的理论研究和测试，制造出了试验样机，该样机圆满地完成了多种环境下的试验，并取得了良好的效果。<br /
STD标准中信号模型同步和门控机制研究
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px;">随着对IEEE1641标准研究的逐渐深入，信号的构建成为了研究重点。对信号模型进行同步和门控控制，可以影响到TSF（测试信号框架）模型的输出，从而达到控制
基于选择进位32位加法器的硬件电路实现
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.99431800842285px;">为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单
时钟分相技术应用
<p>
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。<br />
关键词: 时钟分相技术; 应用<br />
中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203<br />
时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的<br />
性能。尤其现代电子系统对性
ADC模数转换器有效位计算
<p>
将模拟信号转换为数字信号后再进行处理,是当前信号处理普遍使用的方法,模数转换器（ADC）就是将模拟信号转换为数字信号的器件,所以计算其有效转换位数对系统性能评估就显得尤为重要。文中结合项目工程实践,讨论了ADC有效转换位数的两种测试方法:噪声测试法和信噪比测试法,并对两种方法进行了仿真与分析。<br />
<img alt="" src="http://dl.eeworm.com/el
基于ADF4111的锁相环频率合成器设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px;">为得到性能优良、符合实际工程的锁相环频率合成器，提出了一种以ADI的仿真工具ADIsimPLL为基础，运用ADS（Advanced Design Syst