📚 时间数字转换器技术资料

📦 资源总数：10000

💻 源代码：10000

本实用新型公开了一种时间数字转换器，它包括：测量控制电路单元、精细计数接口单元、精细计数单元、粗计数单元、校准单元、内部寄存器单元和后处理单元，精细计数单元包括环形延时链、双边沿计数器、精细计数锁存器和优先级编码器；环形延时链包括位于芯片左边最上方的一组与逻辑门和位于其它位置的至少八组非逻辑门，所述这些逻辑门按口字型摆放并首尾相接。本实用新型的时间数字转换器，可以精确测量开始脉冲信号和停止脉冲信号之间的时间间隔，能够同时满足高精度、大量程的性能要求，并且该时间数字转换器占空间小，偏差小。

🔥 时间数字转换器热门资料

查看全部10000个资源 »

基于时间约束的FPGA数字水印

该文提出一种基于时间约束的FPGA数字水印技术，其基本思想是将准备好的水印标记嵌人非关键路径上的时间约束来定制最终的下载比特流文件，同时并不改变设计的原始性能.这一方法能保证水印标记所对应的下载比特流文件的唯一性，从而可对FPGA设计模块的所有权提供强有力的证明.与其他方法相比，该文提出的技术不仅具...

👤 slq1234567890 ⬇️ 8 次下载

时间约束 fpga 数字水印

解读高速数模转换器DA的建立和保持时间

解读高速数模转换器（DAc）的建立和保持时间本应笔记定义了高速数模转换洲DAC的理立和保持时间，并给出了相的图钢。高速DAC的这两个参数通常定义为“正，负值，了解它们与数态特性之间的关系是一避为了解冰这出题，本文是供了一的图例介绍为了达到高速数模转换器（DAC的最佳性能，需要严格满足数字信号的时序要...

👤 jiabin ⬇️ 7 次下载

数模转换器