基于CPLD的光积分时间可调线阵CCD驱动电路设计
基于CPLD的光积分时间可调线阵CCD驱动电路设计...
基于CPLD的光积分时间可调线阵CCD驱动电路设计...
本文介绍一种以CPLD[1]为核心、以VHDL[2]为开发工具的时间控制器,该控制器不仅具有时间功能,而且具有定时器功能,能在00:00~23:59之间任意设定开启时间和关闭时间,其设置方便、灵活,广...
在CPLD内实现声调和时间的控制,在LATTICE的ISPLEVER6.1下编译通过。可以修改定时时间进行声调的修改...
有时间显示与设置、秒表、闹钟、日期显示与设置功能,用6个数码管显示。...
关键词:FPGA 数字电路 时序 时延路径 建立时间 保持时间...
采用按时间抽选的基4原位算法和坐标旋转数字式计算机(CORDIC)算法实现了一个FFT实时谱分析系统。整个设计采用流水线工作方式,保证了系统的速度,避免了瓶劲的出现;整个系统采用FPGA实现,实验表明...
在脉冲中子氧活化测井仪中,伽马射线时间谱的采集是仪器至为关键的部分。伽马射线时间谱采集电路常用的设计采用单片机与CPLD组合的方案,CPLD实现伽马射线计数,单片机则负责数据的处理、传输等工作。基于单...
TLV5616 12 位 3微秒 DAC 串行输入可编程设置时间 功耗...
如果明智地选择时钟,一份简单的抖动规范几乎是不够的。而重要的是,你要知道时钟噪声的带宽和频谱形状,才能在采样过程中适当地将它们考虑进去。很多系统设计师对数据转换器时钟的相位噪声和抖动要求规定得不够高,...
时钟抖动时域分析(下): ...