针对UHF读写器设计中，在符合EPC Gen2标准的情况下，对标签返回的高速数据进行正确解码以达到正确读取标签的要求，提出了一种新的在ARM平台下采用边沿捕获统计定时器数判断数据的方法，并对FM0编码进行解码。与传统的使用定时器定时采样高低电平的FM0解码方法相比，该解码方法可以减少定时器定时误差累积的影响；可以将捕获定时器数中断与数据判断解码相对分隔开，使得中断对解码影响很小，实现捕获与解码的同步。通过实验表明，这种方法提高了解码的效率，在160 Kb/s的接收速度下，读取一张标签的时间约为30次/s。 Abstract: Aiming at the requirement of receiving correctly decoded data from the tag under high-speed communication which complied with EPC Gen2 standard in the design of UHF interrogator， the article introduced a new technology for FM0 decoding which counted the timer counter to judge data by using the edge interval of signal capture based on the ARM7 platform. Compared with the traditional FM0 decoding method which used the timer timed to sample the high and low level， the method could reduce the accumulation of timing error and could relatively separate capture timer interrupt and the data judgment for decoding， so that the disruption effect on the decoding was small and realizd synchronization of capture and decoding. Testing result shows that the method improves the efficiency of decoding， at 160 Kb/s receiving speed， the time of the interrogator to read a tag is about 30 times/s.
上传时间： 2013-11-10
上传用户：liufei
针对OFDM技术中的载波频率同步问题，分析了载波频率偏差对OFDM系统造成的影响，总结了基于IEEE802.11标准的三种常见的频偏估计算法：基于循环前缀的最大似然算法、基于训练序列的时域相关算法和基于导频的频域相关算法，提出一种基于训练序列和导频的联合载波频偏估计算法。性能仿真结果表明，该联合估计算法在估计范围和估计精度上具有明显的优势，适合实际工程应用。
上传时间： 2013-11-07
上传用户：leesuper
完整性高的FPGA-PCB系统化协同设计工具 Cadence OrCAD and Allegro FPGA System Planner便可满足较复杂的设计及在设计初级产生最佳的I/O引脚规划，并可透过FSP做系统化的设计规划，同时整合logic、schematic、PCB同步规划单个或多个FPGA pin的最佳化及layout placement，借由整合式的界面以减少重复在design及PCB Layout的测试及修正的过程及沟通时间，甚至透过最佳化的pin mapping、placement后可节省更多的走线空间或叠构。 Specifying Design Intent 在FSP整合工具内可直接由零件库选取要摆放的零件，而这些零件可直接使用PCB内的包装，预先让我们同步规划FPGA设计及在PCB的placement。
标签： Allegro Planner System FPGA
上传时间： 2013-11-06
上传用户：wwwe
摘要:贴片机贴装时间是影响表面组装生产线效率的重要因素，文中提出了一种改进式分阶段启发式算法解决具有分飞行换嘴结构的多贴装头动臂式贴片机贴装时间优化问题;首先，根据飞行换嘴的特点，提出了适用于飞行换嘴的喂料器组分配方案;其次，依据这一分配结果，通过改进式启发式算法实现了喂料器组在喂料器机构上的分配;最后，结合近邻搜索法解决了元器件的贴装顺序优化问题;仿真结果证明，文中采用的改进分阶段启发式算法比传统分阶段启发式算法具有更好的贴装时间优化效果。关键词:分阶段启发式算法;贴片机;飞行换嘴
上传时间： 2013-10-22
上传用户：大灰狼123456
CH451 使用一个系统时钟信号来同步芯片内部的各个功能部件，例如，当系统时钟信号的频率变高时，显示驱动刷新将变快、按键响应时间将变短、上电复位信号的宽度将变窄、看门狗周期也将变短。一般情况下，CH451 的系统时钟信号是由内置的阻容振荡提供的，这样就不再需要任何外围电路，但内置RC 振荡的频率受电源电压的影响较大，当电源电压降低时，系统时钟信号的频率也随之降低。在某些实际应用中，可能希望CH451 提供更长或者更短的显示刷新周期、按键响应时间等，这时就需要调节系统时钟信号的频率。CH451 提供了CLK 引脚，用于外接阻容振荡。当在CLK 引脚与地GND 之间跨接电容后，系统时钟信号的频率将变低；当在CLK 引脚与正电源VCC 之间跨接电阻后，系统时钟信号的频率将变高。因为CH451 的系统时钟信号被用于芯片内部的所有功能部件，所以其频率不宜进行大幅度的调节，一般情况下，跨接电容的容量在5pF 至100pF 之间，跨接电阻的阻值在20KΩ至500KΩ之间。跨接一个47pF 的电容则频率降低为一半，跨接一个47KΩ的电阻则频率升高为两倍。另外，CH451 的CLK 引脚可以直接输入外部的系统时钟信号，但外部电路的驱动能力不能小于±2mA。CH451 在CLKO 引脚提供了系统时钟信号的二分频输出，对于一些不要求精确定时的实际应用，可以由CLKO 引脚向单片机提供时钟信号，简化外围电路。 单片机接口程序下面提供了U1（MCS-51 单片机）与U2（CH451）的接口程序，供参考。;**********************;需要主程序定义的参数CH451_DCLK BIT P1.7 ;串行数据时钟,上升沿激活CH451_DIN BIT P1.6 ;串行数据输出,接CH451 的数据输入CH451_LOAD BIT P1.5 ;串行命令加载,上升沿激活CH451_DOUT BIT P3.2 ;INT0,键盘中断和键值数据输入,接CH451 的数据输出CH451_KEY DATA 7FH ;存放键盘中断中读取的键值
上传时间： 2013-11-22
上传用户：671145514
虚拟仪器技术（NI）就是利用高性能的模块化硬件，结合高效灵活的软件来完成各种测试、测量和自动化的应用。灵活高效的软件能帮助您创建完全自定义的用户界面，模块化的硬件能方便地提供全方位的系统集成，标准的软硬件平台能满足对同步和定时应用的需求。这也正是NI近30年来始终引领测试测量行业发展趋势的原因所在。只有同时拥有高效的软件、模块化I/O硬件和用于集成的软硬件平台这三大组成部分，才能充分发挥虚拟仪器技术性能高、扩展性强、开发时间少，以及出色的集成这四大优势。 软件是虚拟仪器技术中最重要的部份。使用正确的软件工具并通过调用特定的程序模块，工程师和科学家们可以高效地创建自己的应用以及友好的人机交互界面。NI公司提供的行业标准的图形化编程软件——NI LabVIEW，不仅能轻松方便地完成与各种软硬件的连接，更能提供强大的数据处理能力，并将分析结果有效地显示给用户。此外，NI还提供了许多其它交互式的测量工具和系统管理软件工具，例如连接设计与测试的交互式软件SignalExpress、基于ANSI-C语言的LabWindows/CVI、支持微软Visual Studio的Measurement Studio等等，这些软件均可满足客户对高性能应用的需求。
上传时间： 2013-11-24
上传用户：1583060504
InSync V7[1].0.29 汉化破解版是一款同步、备份软件。
上传时间： 2013-10-16
上传用户：songyue1991
方便整理MP3的文件，位你节省大量的宝贵时间
上传时间： 2013-11-14
上传用户：asdfasdfd
InSync V7[1].0.29 汉化破解版是一款同步、备份软件。
上传时间： 2013-10-21
上传用户：liuwei6419
方便整理MP3的文件，位你节省大量的宝贵时间
上传时间： 2013-10-29
上传用户：caozhizhi
