随着数码技术的不断发展，数字图像处理的应用领域不断扩大，其实时处理技术成为研究的热点。VLSI技术的迅猛发展为数字图像实时处理技术提供了硬件基础。其中FPGA(现场可编程门阵列)的特点使其非常适用于进行一些基于像素级的图像处理。 传统的图像显示系统必须连接到PC才能观察图像视频，存在着高速实时性、稳定性问题。本设计脱离高清晰工业相机必须与PC连接才可以观看到高清晰图像的束缚，实现系统的小型化。针对130万像素彩色1/2英寸镁光CMOS图像传感器，提出用硬件实现Bayer格式到RGB格式转换的设计方案，完成由黑白图像到高清彩色图像的转换，用SDRAM作缓存，输出标准VGA信号，可直接连接VGA显示器、投影仪等设备进行实时的视频图像观看，与模拟相机740X576分辨率(480线)图像相比，设计图像画质相当于1280X1024分辨率(750线)，最高帧率25fps，整个结构应用FPGA作为主控制器，用少量的缓存代替传统的大容量存储，加快了运算速率，减小了电路规模，满足图像实时处理的要求，使展现出来的视频图像得到质的飞跃。可以广泛应用于工业控制和远程监控等领域。 论文研究的重点是采用altera公司EP2C芯片前端驱动CMOS图像传感器，实时采集Bayer图像象素，分析研究CFA图像插值算法，实现了基于FPGA的实时线性插值算法，能够对输入是每像素8bit、分辨率为1280×1204的Bayer模式图像数据进行实时重构，输出彩色RGB图像。由端口FIFO作为数据缓冲，存储一帧图像到高速SDRAM，构建VGA显示控制器，实现对输入是每像素24bit(RGB101010)、分辨率为640×480、帧频25HZ彩色图像进行实时显示。 整个模块结构包括电源模块单元等、CMOS成像单元、FPGA数据处理单元、SDRAM控制单元、VGA显示接口单元。 最后，对系统进行了调试。经实验验证，系统达到了实时性，能正确和可靠的工作。整个设计模块能够满足高帧率和高清晰的实时图像处理，占用系统资源很少，用较少的时间完成了图像数据的转换，提高了效率。
上传时间： 2013-06-08
上传用户：zhengjian
随着计算机科学在人机交互领域的极大发展，作为人脸信息处理中的一项关键技术，人脸检测现在已经成为模式识别，计算机视觉和人机交互领域不可缺少的一部分。但是，人脸检测算法存在计算量大、速度慢等缺点。软件实现方式无法达到实时处理要求，而现有的硬件实现需要占用大量硬件资源。 本文针对现有人脸检测硬件实现的缺点，通过对Adaboost算法和现有硬件结构的分析，提出了双流水线硬件检测架构：扫描窗口流水线、特征向量流水线。并在Vertex-II Pro FPGA平台验证成功，达到实时检测的标准。具体工作和创新点包括如下几点： 介绍了人脸检测的原理以及人脸检测经典算法。其中，详细介绍了Adaboost算法。 对现有的结构进行详细分析。指出现有各架构的缺点，即资源占用多，检测速度慢。针对这两个问题，本文提出了一个适合嵌入式应用的扫描窗口、特征向量双流水线检测硬件架构，详细说明了该架构的工作原理，并在该架构基础上，通过加入预测加载技术，进一步提高检测速度。随后，采用存储器访问效率，架构内部存储单元大小，检测时间长短，运算单元数量四个标准，详细比较了新架构和现有架构的差别，显示出新架构的优势。 基于提出的架构，给出了Adaboost人脸检测系统的VLSI实现方案。本文中，采用自顶向下的设计方法将人脸检测系统分成若干个子模块，然后对每个子模块进行详细的设计和说明，给出了每个子模块的硬件架构、状态转换以及verilog实现后的仿真波形。 采用Xilinx公司的VII Pro FPGA开发板完成人脸检测系统的硬件验证。FPGA验证结果表明对于QCIF分辨率的视频图像，人脸检测系统能够达到50fps的检测速度，满足实时检测的要求。
上传时间： 2013-06-15
上传用户：1193169035
随着图像分辨率的越来越高，软件实现的图像处理无法满足实时性的需求；同时FPGA等可编程器件的快速发展使得硬件实现图像处理变得可行。如今基于FPGA的图像处理研究成为了国内外的一个热门领域。 本文在FPGA平台上，用Verilog HDL实现了一个研究图像处理算法的可重复配置的硬件模块架构，架构包括PC机预处理和通信软件，控制模块，计算单元，存储器模块和通信适配模块五个部分。其中的计算模块负责具体算法的实现，根据不同的图像处理算法可以独立实现。架构为计算模块实现了一个可添加、移出接口，不同的算法设计只要符合该接口就可以方便的加入到模块架构中来进行调试和运行。 在硬件架构的基础上本文实现了排序滤波，中值滤波，卷积运算及高斯滤波，形态学算子运算等经典的图像处理算法。讨论了FPGA的图像处理算法的设计方法及优化策略，通过性能分析，FPGA实现图像处理在时间上比软件处理有了很大的提高；通过结果的比较，发现FPGA的处理结果达到了软件处理几乎同等的效果水平。最后本文在实现较大图片处理和图像处理窗口的大小可配置性方面做了一定程度的讨论和改进，提高了算法的可用性，同时为进一步的研究提供了更加便利的平台。 整个设计都是在ISE8.2和ModelSim第三方仿真软件环境下开发的，在xilinx的Spartan-3E XC3S500E硬件平台上实现。在软件仿真过程中利用了ISE8.2自带仿真工具和ModelSim结合使用。 本课题为制造FPGA的专用图像处理芯片做了有益的探索性研究，为实现FPGA为核心处理芯片的实时图像处理系统有着积极的作用。
上传时间： 2013-07-29
上传用户：爱顺不顺
在工业控制领域，多种现场总线标准共存的局面从客观上促进了工业以太网技术的迅速发展，国际上已经出现了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多种工业以太网协议。将传统的商用以太网应用于工业控制系统的现场设备层的最大障碍是以太网的非实时性，而实现现场设备间的高精度时钟同步是保证以太网高实时性的前提和基础。 IEEE 1588定义了一个能够在测量和控制系统中实现高精度时钟同步的协议——精确时间协议(Precision Time Protocol)。PTP协议集成了网络通讯、局部计算和分布式对象等多项技术，适用于所有通过支持多播的局域网进行通讯的分布式系统，特别适合于以太网，但不局限于以太网。PTP协议能够使异质系统中各类不同精确度、分辨率和稳定性的时钟同步起来，占用最少的网络和局部计算资源，在最好情况下能达到系统级的亚微级的同步精度。 基于PC机软件的时钟同步方法，如NTP协议，由于其实现机理的限制，其同步精度最好只能达到毫秒级；基于嵌入式软件的时钟同步方法，将时钟同步模块放在操作系统的驱动层，其同步精度能够达到微秒级。现场设备间微秒级的同步精度虽然已经能满足大多数工业控制系统对设备时钟同步的要求，但是对于运动控制等需求高精度定时的系统来说，这仍然不够。基于嵌入式软件的时钟同步方法受限于操作系统中断响应延迟时间不一致、晶振频率漂移等因素，很难达到亚微秒级的同步精度。 本文设计并实现了一种基于FPGA的时钟同步方法，以IEEE 1588作为时钟同步协议，以Ethernet作为底层通讯网络，以嵌入式软件形式实现TCP/IP通讯，以数字电路形式实现时钟同步模块。这种方法充分利用了FPGA的特点，通过准确捕获报文时间戳和动态补偿晶振频率漂移等手段，相对于嵌入式软件时钟同步方法实现了更高精度的时钟同步，并通过实验验证了在以集线器互连的10Mbps以太网上能够达到亚微秒级的同步精度。
上传时间： 2013-08-03
上传用户：hn891122
在合成孔径雷达的研究和研制工作中，合成孔径雷达模拟技术具有十分重要的作用。本文以440MHz带宽线性调频信号，采样频率500MHz高分辨合成孔径雷达视频模拟器为研究对象。首先对模拟器的几项主要技术进行分析，在对点目标回波信号模型分析研究的基础上，对点目标原始回波数据进行模拟并做了成像验证，从而为硬件实现提供了正确的信号模型；针对传统的“波形存储直读法”方案，即在计算机平台上用模拟软件产生原始回波数据并存储，再通过计算机接口实现数据传输，最后完成数模转换产生视频信号这一过程，分析指出该方案在实现高分辨率时的速度和容量瓶颈。 针对具体的设计要求，围绕速度和容量问题，本文着眼于高分辨率SAR模拟器的FPGA实现研究，指出FPGA实时生成点目标原始回波数据是其实现的核心；针对这一核心问题，充分利用现代VLSI设计中的流水线技术与并行阵列技术以及FPGA的优良性能和丰富资源，在时间上采用同步流水结构、空间上采用并行阵列形式，将速度和容量问题统一为数据的高速生成问题；给出了系统总体设计思想，该方案不需要大容量存储器单元，大大减少模拟器复杂度；对原始回波数据实时生成模块的各主要单元给出了结构并进行了仿真，结果表明FPGA可以满足课题设计要求；同时，对该模拟器片上系统的实现、增强人机交互性，给出了人机界面的设计思路。 分析指出了点目标原始回波数据实时生成模块通过并行扩展即可实现多点目标的原始回波数据实时生成；最后对复杂场景目标模拟器的实现进行了构思，指出了传统方案在改进的基础上实现高分辨率视频模拟器的可行性。本文首次提出以FPGA实现高分辨率合成孔径雷达原始回波数据实时生成的思想，为国内业界在此方向做了一些理论和实践上的有益探索，对于国内高分辨率合成孔径雷达的研制具有一定的实际意义。
上传时间： 2013-05-26
上传用户：alia
基于嵌入式技术的远程监控系统可以达到动态、无死角的监控目的，可以对一些特殊环境进行远程监视和控制，且不受湿度、温度等条件的影响，广泛应用于军事、交通、智能家居、医疗监护等多个领域。可以解决传统监控系统将图像采集设备固定在一个地方而使监控范围有限，适用场合少等弊端。 本文设计了一款基于ARM和FPGA的远程监控系统。首先在对远程监控系统功能分析的基础上，设计了以ARM为主控制器和FPGA为辅助控制器的硬件电路，采用ARM芯片控制图像采集、速度采集、网络传输等干扰小的模块，采用FPGA芯片控制电机驱动、舵机驱动、电池监控等干扰大的模块，大大提高了系统的稳定性；其次设计了基于WinCE操作系统的图像采集、GPIO、PWM、外中断EINT-19的流接口驱动程序；同时设计了基于WinCE操作系统的图像采集及压缩、网络通信、车模速度采集的应用程序；FPGA内部逻辑电路采用Verilog语言完成电源监控、舵机控制、直流电机控制等功能。 本系统集图像采集和压缩、运动控制、网络传输于一体。其图像采集速度达30帧/秒，图像分辨率达640x480，JPEG压缩比达10：1，控制命令响应时间为1s，网络传输速率达10Mbps。其功能扩展容易，功耗低，体积小，抗干扰能力强，具有很好的市场前景。关键词：winCE；S3C2440A；FPGA；远程监控；流接口驱动
上传时间： 2013-04-24
上传用户：121212121212
能精确计算C语言延时程序中延时时间的小工具
上传时间： 2013-07-28
上传用户：357739060
电容充放电时间计算公式电容充放电时间计算公式
上传时间： 2013-07-07
上传用户：电子世界
随着计算机科学和视频技术的广泛发展,数字图像采集在电子通信与信息处理领域得到了广泛的应用,例如广播电视的数字化、网络视频、监视监控系统等. 视频图像采集卡作为计算机视频应用的前端设备,承担着模拟视频信号向数字视频信号转换的任务,在多媒体时代占据着重要的位置.设计一种功能灵活,使用方便,便于嵌入到系统中的视频信号采集电路具有重要的实用意义. 本文首先介绍数字图像采集系统的发展现状和前景,提出了本次设计的目标: 完成基于PCI总线的高分辨率图像采集卡设计.然后简单介绍了本次设计用到的基本理论:数据采集理论,特别说明了采样和量化的定义与区别,以及量化的几种方式和量化与AD技术之间的关系. 图像采集系统的基本构成,是以数字信号处理器为核心,控制外围的A/D、D/A转换器和外围存储器.本文对比了当下流行的DSP芯片和IFPGA芯片作为数字处理核心的优缺点,并根据系统实际需要,选用FPGA作为数字信号处理器.然后列举了几款常用A/D视频芯片,还介绍了SDRAM控制的基本流程,最后提出了系统的整体设计方案. 图像采集卡的硬件设计分为A/D前端模拟通道设计和FPGA数字信号传输及外围电路设计.本文重点介绍了A/D芯片外围电路连接和使用方法,对PCI总线和它的控制电路也做了详细阐述.对图像采集卡的PCB布局布线也有详细说明. 图像采集卡FPGA内部程序构成也是本文的一个重点.本次的程序设计主要分为数据采集模块,即与A/D接口模块,数据暂存模块,即SDRAM读写控制模块,数据处理模块和数据传输模块,即PCI控制模块.重点在于对的SDRAM的连续读写控制和各个模块间的协调工作.说明了.A/D采集数据从接收到存储详细过程,以及对SDRAM读写状态机和PCI总线的操控. 最后介绍了硬件调试和FPGA程序验证结果.详细说明了以Modelsim为平台的前端功能仿真和后端时序仿真,以及以SignalTapⅡ为平台,程序下载到FPGA中进行的实时验证.结果表明整个图像采集系统基本达到了系统设计中所给出的性能指标,证明了整个系统设计的正确性和合理性.
上传时间： 2013-04-24
上传用户：amandacool
摘要院提出了一种采用IPM大功率模块实现的高分辨率调压电源的设计方法。该方法采用粗尧细调节的方式实现了高分辨率的电压调节。重点介绍了逆变方式下粗细调节部分相位一致问题，验结果表明这种方法切实可行。
上传时间： 2013-07-01
上传用户：linlin
