VHDL描述的简易图像缩小模块，将PAL制720×576的图片缩小为512×410，采用最近临域法，13.5MHz时钟下可实时处理PAL视频。
上传时间： 2016-10-10
上传用户：yoleeson
C51入门模块和3个综合项目的原理图和源码，三个项目是CAN网络，GPS终端，带时钟的数字温度计。
上传时间： 2016-11-30
上传用户：silenthink
该模块为分频器，将1KHZ的时钟频率分频成每分钟一次的时钟频率 事实上，该源码可以实现任意整数的分频，主要让N的值设置好相应的数字
上传时间： 2013-12-30
上传用户：xlcky
基于Xilinx Vertex4的可综合的二级DCM模块源代码，可生成400Mhz时钟信号
上传时间： 2013-11-25
上传用户：515414293
基于ROM的正弦波发生器的设计：1.正弦发生器由波形数据存储模块（ROM），波形发生器控制模块及锁存模块组成 2.波形数据存储模块（ROM）定制数据宽度为8，地址宽度为6，可存储 64点正弦波形数据，用MATLAB求出波形数据。 3.将50MHz作为输入时钟。
上传时间： 2014-01-19
上传用户：watch100
此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块. Verilog HDL语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7128SLC84-10芯片中通过. 文件中有详细的注解. 此模块具有对于PS/2时钟和数据线的滤波功能,这样减少外部干扰，保证通信的可靠性！
上传时间： 2017-02-20
上传用户：集美慧
SD卡读卡器模块的VHDL及软件驱动代码，可作为外设挂接在Avalon总线上。支持以SD模式、4线模式读取。在24MHz时钟驱动下读取速率可达8MByte/s
上传时间： 2017-02-20
上传用户：2525775
用mc9s12dg128实现电子时钟，并用LED做为显示，用到mc9s12dg128定时器，键盘，等模块
上传时间： 2017-03-31
上传用户：a673761058
-- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在 --PC机上安装一个串口调试工具来验证程序的功能。 -- 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控 --制器，10个bit是1位起始位，8个数据位，1个结束 --位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实 --现相应的波特率。程序当前设定的div_par 的值是0x104，对应的波特率是 --9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 --划分为8个时隙以使通信同步. --程序的工作过程是：串口处于全双工工作状态，按动SW0，CPLD向PC发送“welcome" --字符串（串口调试工具设成按ASCII码接受方式）；PC可随时向CPLD发送0-F的十六进制 --数据，CPLD接受后显示在7段数码管上。
上传时间： 2017-04-12
上传用户：lgnf
基于VHDL语言的倒计时模块程序，1Hz时钟
上传时间： 2017-04-18
上传用户：dyctj
