VHDL描述的简易图像缩小模块
VHDL描述的简易图像缩小模块，将PAL制720×576的图片缩小为512×410，采用最近临域法，13.5MHz时钟下可实时处理PAL视频。...
时钟模块技术资料
📦 资源总数：13996
💻 源代码：27477
🔌 电路图：1
时钟模块作为电子系统中不可或缺的组成部分，广泛应用于通信、计算机及各类嵌入式系统中，确保数据传输与处理的同步性。本页面汇集了13996个精选资源，涵盖从基础晶振到复杂PLL设计的各种解决方案，满足不同应用场景下的需求。无论是初学者还是资深工程师，都能在这里找到提升技能、优化设计所需的知识和技术支持。探索最新的时钟生成技术，掌握精准时间控制的艺术！
🔥 时钟模块热门资料
查看全部13996个资源 »C51入门模块和3个综合项目的原理图和源码
C51入门模块和3个综合项目的原理图和源码，三个项目是CAN网络，GPS终端，带时钟的数字温度计。...
该模块为分频器
该模块为分频器，将1KHZ的时钟频率分频成每分钟一次的时钟频率 事实上，该源码可以实现任意整数的分频，主要让N的值设置好相应的数字...
基于Xilinx Vertex4的可综合的二级DCM模块源代码
基于Xilinx Vertex4的可综合的二级DCM模块源代码，可生成400Mhz时钟信号...
基于ROM的正弦波发生器的设计：1.正弦发生器由波形数据存储模块（ROM）
基于ROM的正弦波发生器的设计：1.正弦发生器由波形数据存储模块（ROM），波形发生器控制模块及锁存模块组成 2.波形数据存储模块（ROM）定制数据宽度为8，地址宽度为6，可存储 64点正弦波形数据，用MATLAB求出波形数据。 3.将50MHz作为输入时钟。...
💻 时钟模块源代码
查看更多 »📂 时钟模块资料分类