时钟器件

mutisim仿真模型器件建立

mutisim仿真模型器件建立

标签： mutisim 仿真模型器件

上传时间： 2013-10-12

上传用户：894898248
单片机12864液晶时钟显示程序

12864液晶时钟显示程序 LCD 地址变量 ;**************变量的定义***************** RS BIT P2.0 ;LCD数据/命令选择端(H/L) RW BIT P2.1 ;LCD读/写选择端(H/L) EP BIT P2.2 ;LCD使能控制 PSB EQU P2.3 RST EQU P2.5 PRE BIT P1.4 ;调整键(K1) ADJ BIT P1.5 ;调整键(K2) COMDAT EQU P0 LED EQU P0.3 YEAR DATA 18H ;年,月,日变量 MONTH DATA 19H DATE DATA 1AH WEEK DATA 1BH HOUR DATA 1CH ;时,分,秒,百分之一秒变量 MIN DATA 1DH SEC DATA 1EH SEC100 DATA 1FH STATE DATA 23H LEAP BIT STATE.1 ;是否闰年标志1--闰年，0--平年 KEY_S DATA 24H ;当前扫描键值 KEY_V DATA 25H ;上次扫描键值 DIS_BUF_U0 DATA 26H ;LCD第一排显示缓冲区 DIS_BUF_U1 DATA 27H DIS_BUF_U2 DATA 28H DIS_BUF_U3 DATA 29H DIS_BUF_U4 DATA 2AH DIS_BUF_U5 DATA 2BH DIS_BUF_U6 DATA 2CH DIS_BUF_U7 DATA 2DH DIS_BUF_U8 DATA 2EH DIS_BUF_U9 DATA 2FH DIS_BUF_U10 DATA 30H DIS_BUF_U11 DATA 31H DIS_BUF_U12 DATA 32H DIS_BUF_U13 DATA 33H DIS_BUF_U14 DATA 34H DIS_BUF_U15 DATA 35H DIS_BUF_L0 DATA 36H ;LCD第三排显示缓冲区 DIS_BUF_L1 DATA 37H DIS_BUF_L2 DATA 38H DIS_BUF_L3 DATA 39H DIS_BUF_L4 DATA 3AH DIS_BUF_L5 DATA 3BH DIS_BUF_L6 DATA 3CH DIS_BUF_L7 DATA 3DH DIS_BUF_L8 DATA 3EH DIS_BUF_L9 DATA 3FH DIS_BUF_L10 DATA 40H DIS_BUF_L11 DATA 41H DIS_BUF_L12 DATA 42H DIS_BUF_L13 DATA 43H DIS_BUF_L14 DATA 44H DIS_BUF_L15 DATA 45H FLAG DATA 46H ;1-年，2-月，3-日，4-时，5-分，6-秒，7-退出调整。 DIS_H DATA 47H DIS_M DATA 48H DIS_S DATA 49H

标签： 12864 单片机液晶时钟显示程序

上传时间： 2013-11-09

上传用户：xingisme
mutisim仿真模型器件建立

mutisim仿真模型器件建立

标签： mutisim 仿真模型器件

上传时间： 2013-10-21

上传用户：qoovoop
基于QUARTUS的编译与器件编程

5.4 基于QUARTUS的编译与器件编程

标签： QUARTUS 编译器件编程

上传时间： 2013-10-25

上传用户：KSLYZ
1.1可编程逻辑器件概述

1.1可编程逻辑器件概述

标签： 1.1 可编程逻辑器件

上传时间： 2013-11-16

上传用户：超凡大师
2.1 XILINX FPGA器件

2.1 XILINX FPGA器件

标签： XILINX FPGA 2.1 器件

上传时间： 2013-10-24

上传用户：qq527891923
Xilinx UltraScale：为您未来架构而打造的新一代架构

　　Xilinx UltraScale™ 架构针对要求最严苛的应用，提供了前所未有的ASIC级的系统级集成和容量。　　UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化，UltraScale架构可以提供海量数据的路由功能，同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。　　UltraScale架构的突破包括：　　• 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟，从而将时钟歪斜降低达50% 　　• 系统架构中有大量并行总线，无需再使用会造成时延的流水线，从而可提高系统速度和容量　　• 甚至在要求资源利用率达到90%及以上的系统中，也能消除潜在的时序收敛问题和互连瓶颈　　• 可凭借3D IC集成能力构建更大型器件，并在工艺技术方面领先当前行业标准整整一代　　• 能在更低的系统功耗预算范围内显著提高系统性能，包括多Gb串行收发器、I/O以及存储器带宽　　• 显著增强DSP与包处理性能　　赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。

标签： UltraScale Xilinx 架构

上传时间： 2013-12-23

上传用户：小儒尼尼奥
可编程逻辑器件指南

可编程逻辑器件入门指导

标签： 可编程逻辑器件

上传时间： 2013-11-20

上传用户：JamesB
FPGA用VHDL语言编写24小时时钟

简单明了的VHDL程序实现24小时计时时钟！

标签： FPGA VHDL 语言编写

上传时间： 2013-11-02

上传用户：nem567397
Altera器件的推荐代码风格

01_Altera器件的推荐代码风格

标签： Altera 器件代码

上传时间： 2013-10-31

上传用户：瓦力瓦力hong