基于单片机的秒,分,时可调时钟的设计相关程序 。有关始终的设计请进入http://www.21ic.com/app/ce/201209/141515.htm
标签： 单片机 分 时钟
上传时间： 2013-08-01
上传用户：leixinzhuo
通信接口--编解码 曼彻斯特编码（Manchester Encoding），也叫做相位编码(PE)，是 一个同步时钟编码技术，被物理层使用 来编码一个同步位流的时钟和数据
标签： 通信接口 编解码
上传时间： 2013-06-30
上传用户：baiom
TIM1_CC1触发双ADC作同步规则转换，DMA存储转换结果。 请使用\MDK-ARM(uV4)下的Keil工程文件，已调试通过。
标签： STM ADC TIM 32
上传用户：zhliu007
超炫的LED旋转时钟制作，内有详细制作步骤和源代码。
标签： LED 旋转时钟
上传时间： 2013-04-24
上传用户：sqq
影响FPGA设计中时钟因素的探讨,能帮组FPGA的设计
标签： FPGA 时钟
上传时间： 2013-08-05
上传用户：wkxiian
多通道同步数据采集系统的典型模型,并针对医疗系统设计完成了基于ADC0809的多通道同步数据采集装\r\n置,采集综合运用了光耦隔离及抗干扰、自修复等技术,提高了系统的性价比。\r\n
标签： 0809 ADC 医疗系统 多通道
上传时间： 2013-08-08
上传用户：busterman
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构，使得系统具有良好的可扩充性。
标签： FIFO GRAY RAM 适配
上传用户：13817753084
基于FPGA和PLL的函数信号发生器时钟部分的实现
标签： FPGA PLL 函数信号发生器 时钟
上传用户：xzt
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。
标签： VHDL 语言 分频 模块
上传时间： 2013-08-10
上传用户：zxh122
使用Verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据，\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。
标签： Verilog FIFO 编写
上传时间： 2013-08-12
上传用户：ljt101007
