时钟同步

时钟同步是通过各个能产生时钟的器件线连接到SCL线上来实现的，上述的各个器件可能都有自己独立的时钟,各个时钟信号的频率、周期、相位和占空比可能都不相同，由于“线与”的结果，在SCL线上产生的实际时钟的低电平宽度由低电平持续时间最长的器件决定,而高电平宽度由高电平持续时间最短的器件决定。[1]

资源总数
500

时钟同步 全部资料 500 份

一套关于永磁同步电机控制器结构与基础的实用资料，涵盖设计原理与工程应用，适合电力电子与电机控制领域技术人员参考。

2026-03-05 3 时钟同步

同步设计规范，华为作为国内通信电子龙头企业，对VHDL设计的同步规范性文件

2016-11-07 156 时钟同步

数据同步工具，可以对sybase 、access、oracle、my sql、sqlserver等数据库进行数互导数据，一个非常有用的数据同步工具

2016-08-30 141 时钟同步