本课题首先研究了常规的RS译码器的算法，确定在关键方程的计算中采用一种新改进的BM算法，然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器，通过这些优化方法提高了RS译码器的速度，减少了译码延时和硬件资源使用，最后利用VHDL硬件描述语言在FPGA上实现了流水线处理的RS(255,223)译码器。 本课题实现的RS(255,223)硬件译码器的性能在国内具有领先水平，对我国以后航天项目高速数据传输系统的设计有着很大的意义。
上传时间： 2013-06-29
上传用户：gokk
随着移动终端、多媒体、Internet网络、通信，图像扫描技术的发展，以及人们对图象分辨率，质量要求的不断提高，用软件压缩难以达到实时性要求，而且会带来因传输大量原始图象数据带来的带宽要求，因此采用硬件实现图象压缩已成为一种必然趋势。而熵编码单元作为图像变换，量化后的处理环节，是图像压缩中必不可少的部分。研究熵编解码器的硬件实现，具有广阔的应用背景。本文以星载视频图像压缩的硬件实现项目为背景，对熵编码器和解码器的硬件实现进行探讨，给出了并行熵编码和解码器的实现方案。熵编解码器中的难点是huffman编解码器的实现。在设计并行huffman编码方案时通过改善Huffman编码器中变长码流向定长码流转换时的控制逻辑,避免了因数据处理不及时造成数据丢失的可能性，从而保证了编码的正确性。而在实现并行的huffman解码器时，解码算法充分利用了规则化码书带来的码字的单调性，及在特定长度码字集内码字变化的连续性，将并行解码由模式匹配转换为算术运算，提高了存储器的利用率、系统的解码效率和速度。在实现并行huffman编码的基础上，结合针对DC子带的预测编码，针对直流子带的游程编码，能够对图像压缩系统中经过DWT变换，量化，扫描后的数据进行正确的编码。同时，在并行huffman解码基础上的熵解码器也可以解码出正确的数据提供给解码系统的后续反量化模块，进一步处理。在本文介绍的设计方案中，按照自顶向下的设计方法，对星载图像压缩系统中的熵编解码器进行分析，进而进行逻辑功能分割及模块划分，然后分别实现各子模块，并最终完成整个系统。在设计过程中，用高级硬件描述语言verilogHDL进行RTL级描述。利用了Altera公司的QuartusII开发平台进行设计输入、编译、仿真，同时还采用modelsim仿真工具和symplicity的综合工具，验证了设计的正确性。通过系统波形仿真和下板验证熵编码器最高频率可以达到127M，在62.5M的情况下工作正常。而熵解码器也可正常工作在62.5M，吞吐量可达到2500Mbps，也能满足性能要求。仿真验证的结果表明：设计能够满足性能要求，并具有一定的使用价值。
上传时间： 2013-05-19
上传用户：吴之波123
数字超声诊断设备在临床诊断中应用十分广泛，研制全数字化的医疗仪器已成为趋势。尽管很多超声成像仪器设计制造中使用了数字化技术，但是我们可以说现代VLSI 和EDA 技术在其中并没有得到充分有效的应用。随着现代电子信息技术的发展，PLD 在很多与B 型超声成像或多普勒超声成像有关的领域都得到了较好的应用，例如数字通信和相控雷达领域。 在研究现代超声成像原理的基础上，我们首先介绍了常见的数字超声成像仪器的基本结构和模块功能，同时也介绍了现代FPGA 和EDA 技术。随后我们详细分析讨论了B 超中，全数字化波束合成器的关键技术和实现手段。我们设计实现了片内高速异步FIFO 以降低采样率，仿真结果表明资源使用合理且访问时间很小。正交检波方法既能给出灰度超声成像所需要的回波的幅值信息，也能给出多普勒超声成像所需要的回波的相移信息。我们设计实现了基于直接数字频率合成原理的数控振荡器，能够给出一对幅值和相位较平衡的正交信号，且在FPGA 片内实现方案简单廉价。数控振荡器输出波形的频率可动态控制且精度较高，对于随着超声在人体组织深度上的穿透衰减，导致回波中心频率下移的声学物理现象，可视作将回波接收机的中心频率同步动态变化进行补偿。 还设计实现了B 型数字超声诊断仪前端发射波束聚焦和扫描控制子系统。在单片FPGA 芯片内部设计实现了聚焦延时、脉宽和重复频率可动态控制的发射驱动脉冲产生器、线扫控制、探头激励控制、功能码存储等功能模块，功能仿真和时序分析结果表明该子系统为设计实现高速度、高精度、高集成度的全数字化超声诊断设备打下了良好的基础，将加快其研发和制造进程，为生物医学电子、医疗设备和超声诊断等方面带来新思路。
上传时间： 2013-06-18
上传用户：hfmm633
Turbo码是一类并行级联的系统卷积码，它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计，多个子码通过交织器隔离进行并行级联编码输出，增大了码距。译码器则以类似内燃机引擎废气反复利用的机理进行迭代译码以反复利用有效信息流，从而获得卓越的纠错能力。计算机仿真表明，Turbo码不但在加性高斯噪声信道下性能优越，而且具有很强的抗衰落、抗干扰能力，当交织长度足够长时，其纠错性能接近香农极限。 FPGA(FieldProgrammableGateArray)，即现场可编程门阵列，是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。FPGA技术具有大规模、高集成度、高可靠性、设计周期短、投资小、灵活性强等优点，逐步成为复杂数字硬件电路设计的理想选择。 本论文以东南大学移动通信实验室B3G课题组提出的“支持多天线的广义多载波无线传输技术”(MIMO-GMC)为背景，分析了Turbo译码算法，并针对MIMO-GMC系统的迭代接收机中所采用的外信息保留和联合检测译码迭代的特点，完成了采用滑动窗Log-MAP算法的软输入、软输出的Turbo译码器的设计。整个译码器模块的设计采用Verilog语言描述，并在VirtexⅡPro系列FPGA芯片上实现。
上传时间： 2013-04-24
上传用户：shanml
在工业过程中，许多对象具有滞后特性，由于纯滞后的存在，使得系统的超调量变大，调节时间变长。因此滞后过程被公认为较难控制的对象，而且纯滞后占整个动态过程的时间越长，难控的程度越大。所以大纯滞后对象的控制一直是困扰自动控制和计算机应用领域的一大难题。而这类对象又广泛存在于石油、化工、酿造、制药、冶金等工业生产过程中。因此对该问题的研究具有重大的实际意义。 传统的PID配合Smith预估补偿器的控制方法，对模型误差反映比较灵敏，当存在建模误差或干扰时，控制效果并不能取得令人满意的效果。近年来随着模糊控制、神经网络控制等智能控制研究的不断深入，有些学者将它们与Smith预估控制、PID控制及预测控制等相结合，提出了针对不确定大滞后系统的新的控制方法。虽然有些控制方案效果不错，但系统的复杂程度和调试难度也随之增加。因此设计简单、快速、可靠的控制器，仍是一个重大课题。 本文首先介绍了大滞后过程的控制特点，概述了常用的大滞后过程的控制方法及其优缺点。接着概要地介绍了嵌入式系统的优点、发展历史、现状及前景。并针对性地介绍了ARM控制器的概况以及它的应用领域。然后本文针对大滞后对象提出了自抗扰控制器与Smith预估补偿器相结合的设计方案。通过仿真对比了本方案、PID配合Smith预估补偿器及单一的自抗扰控制器的控制效果，表明自抗扰控制器与Smith预估补偿器的结合有效地改善了大滞后对象的控制效果，增强了系统的鲁棒性和抗干扰能力。为验证该控制方案的实际控制效果，我们以PCT-II型过程控制实验装置中的具有大滞后特性的盘管内部的温度为被控对象，以JX44BO开发板作为主要的控制平台设计并完成大滞后控制实验。所以接下来本文介绍了实现这个嵌入式温度大滞后控制系统所涉及到的硬件平台、系统框图以及实验内容。然后本文介绍了嵌入式控制平台的控制界面以及各个主要功能的程序的实现，以及远程客户端程序在以太网通讯方面的程序实现和远程客户端程序的操作界面。最后本文给出了本次实验的参数设置以及最终的实验结果。实验结果表明在实际应用中本文所提出的方案对于大滞后对象具有较好的控制效果。
上传时间： 2013-06-11
上传用户：baitouyu
文章介绍了西门子ＭｉｃｒｏＭａｓｔｅｒ变频器的 ＲＳ—４８５通信协议，利用ＶＢ６．０中的ＡｃｔｉｖｅＸ控件ＭＳＣｏｍｍ６．０通信控件实现了Ｗｉｎｄｏｗｓ９８下单台微机与多台变频器的串行通信控制，并能实
上传时间： 2013-05-17
上传用户：coolloo
信息化社会的到来以及IP技术的兴起，正深刻的改变着电信网络的面貌以及未来技术发展的走向。无线通信技术的发展为实现数字化社区提供了有力的保证。而视频通信则成为多媒体业务的核心。如何在环境恶劣的无线环境中，实时传输高质量的视频面临着巨大的挑战，因此这也成为人们的研究热点。 对于无线移动信道来说，网络的可用带宽是有限的。由于多径、衰落、时延扩展、噪声影响和信道干扰等原因，无线移动通信不仅具有带宽波动的特点，而且信道误码率高，经常会出现连续的、突发性的传输错误。无线信道可用带宽与传输速率的时变特性，使得传输的可靠性大为降低。 视频播放具有严格的实时性要求，这就要求网络为视频的传输提供足够的带宽.有保障的延时和误码率。为了获得可接受的重建视频质量，视频传输至少需要28Kbps左右的带宽。而且视频传输对时延非常敏感。然而无线移动网络却无法提供可靠的服务质量。 基于无线视频通信面临的挑战，本文在对新一代视频编码国际标准H.264/AVC研究的基础上，主要在提高其编码效率和H.264的无线传输抗误码性能，以及如何在嵌入式环境下实现H.264解码器进行了研究。 结合低码率和帧内刷新，提出一种针对感兴趣区的可变帧内刷新方法。实验表明该方法可以使用较少的码率对感兴趣区域进行更好的错误控制，以提高区域图像质量，同时能根据感兴趣区及信道的状况自动调整宏块刷新数量，充分利用有限的码率。 为了有效的平衡编码效率和抗误码能力的之间的矛盾，笔者提出了一种自适应FMO(Flexible Macroblock Order)编码方法，可根据图像的复杂度自适应地选择编码所需的FMO模式。仿真结果表明这种FMO编码方式完全可行，且在运动复杂度频繁变化时效果更加明显，完全可应用在环境恶劣的无线信道中。 在对嵌入式PXA270硬件结构和X264研究的基础上，基本实现了基于H.264的嵌入式解码，在PXA270基础上进行环境的配置，定制WirtCE操作系统，并编译、产生开发所用的SDK和下载内核到目标机。利用开发工具EVC实现在PC机上的实时开发和在线仿真调试，最终实现了对无差错H.264码流实时解码。
上传时间： 2013-06-18
上传用户：也一样请求
在嵌入式系统的开发过程中，仿真器是一个必不可少的开发工具。特别是对于初级嵌入式系统开发工程师，借助一个功能强大的仿真器进行开发工作，可以达到事半功倍的效果。一个嵌入式仿真、调试系统支持单步执行、设置断点、观察变量内容及寄存器内容等功能。开发人员可以通过各类调试功能观察变量和寄存器的变化，从而可以很清楚的了解整个程序运行的状况，及时的调整和修改程序，并不需要反复的向芯片烧写程序，就可以完成对于程序的调试工作。 @@ 本文在分析了目前市场上常用仿真器的设计原理的基础上，提出了以三星公司的S3C44BO ARM7处理器为主CPU，通过以太网接口进行数据传输的ARMJTAT仿真器的设计方案。利用这种仿真器进行程序调试，不仅可以大幅度的提高下载速度，还可以实现仿真器资源的共享，而且调试时程序是在目标板上运行，仿真更接近于目标硬件。 @@ 文中首先对于传统仿真器的设计原理、作用、存在的问题进行了研究，然后提出了基于S3C44BO的以太网接口的ARM-JTAG仿真器的设计。该仿真器的设计主要分为以下几步：第一，提出总体设计方案，包括硬件的设计及软件的设计。第二，详细介绍该仿真器的硬件结构设计和程序开发过程，其中特别对以太网接口的设计进行了研究。第三，总结了该仿真器的功能、特点。 @@关键词：仿真器；S3C44BO；以太网接口；JTAG；LwIP
上传时间： 2013-06-16
上传用户：253189838
UHF(Ultra High Frequency，超高频)RFID(Radio Frequency Identification，射频身份识别)技术是近几年刚刚开始兴起并得到迅速推广应用的一门新技术。该技术已被广泛应用于工业自动化、商业自动化、交通运输控制管理等众多领域。但是，基于超高频频段读写器的研制在我国尚处于起步阶段，传统的超高频读写器都是在单片机的基础上实现的，这类读写器很难实现复杂的多任务功能；随着经济的飞速发展，能够与网络互联并且带有操作系统的超高频读写器越来越受人们的青睐与追求。针对这些问题，本文设计并实现了一种基于ARMS3C2410微处理器和Linux操作系统的超高频读写器，主要内容有： (1)分析了射频识别技术的发展历程和前景，以嵌入式技术为研究背景，结合软硬件开发平台，给出了一种基于ARM和Linux的超高频读写器设计思路，指出了选题研究的目的和意义。 (2)阐述了超高频读写器的原理及其应用，分析了读写器和标签之间进行数据传输时所用到的相关技术；在给出超高频读写器主要技术性能指标及功能要求的基础上给出了基于ARMS3C2410和Linux超高频读写器系统的总体设计，同时对系统构建过程中所用到的软硬件进行了器件选型。 (3)实现了超高频读写器系统硬件电路的模块设计，主要包括主控电路模块、存储电路模块、电源模块、以太网模块、液晶显示模块以及射频收发模块；阐述了各模块的组成原理与实现方法，完成了硬件电路的原理图绘制及PCB制板。 (4)根据系统的软件需求，构建了一个进行嵌入式开发所需的软件平台。建立了交叉编译环境以及NFS开发调试环境；移植了系统启动所需的引导程序bootloader；实现了嵌入式Linux操作系统内核、文件系统的配置与移植；给出了Linux系统下典型设备(触摸屏、网络接口、LCD)驱动程序的移植方法。 (5)结合实验测试环境，对超高频读写器输出功率，读写器发送命令以及标签应答波形进行了测试与分析；对读写器的整机性能进行了联机测试，给出了读写器系统的实际运行效果图，同时对测试结果进行了总结。 实际应用结果表明，基于ARMS3C2410微处理器和Linux操作系统的超高频读写器能够实现接入网络的功能，其读写速度、识别率以及识别距离等技术性能指标均达到或优于设计标准要求，该读写器在与PC机连接的情况下能进行数据处理，样机系统运行稳定可靠，达到了预期的设计目标。
上传时间： 2013-07-25
上传用户：saharawalker
随着科学技术的飞速发展，各科学领域对测试技术提出了越来越高的要求。调速器试验台是调试、校验调速器性能的一种试验工具，是船舶修造厂、尤其调速器修造专业厂必须具有的试验设备。基于ARM嵌入式平台和uC/OS-II实时操作系统的嵌入式控制调速器试验台是基于国内外调速器测试技术的发展趋势和工作的实际要求。本调速试验台充分利用了嵌入式单片机技术和传感器技术，通过采用多种传感器采集系统所需要的数据，例如直流电机的转速、调速器的齿条位移等等，经过单片机系统处理并输出结果来实现调速器试验台的功能，并运用新型的全彩液晶显示屏将各种试验数据显示出来。 本文主要是针对调速试验台控制系统的研究，在分析了嵌入式软硬件可实现模块化设计的基础上，借鉴了“开发平台”的设计思想，首先，在ARM嵌入式最小系统的基础上架构通用的硬件平台，对测控平台的硬件结构进行设计，特别是对于关键的接口电路进行了比较深入的研究，针对不同的应用，集成了多种接口电路。其次，在实现嵌入式实时多任务操作系统uC/OS-II在ARM上可移植的基础上，架构了通用的软件平台，对接口电路驱动程序进行模块化设计。最后，研究了基于参数实时可变型的一种新型的PID控制算法，并将此PID算法作为调速试验台的控制算法。 通过对本系统的研究开发，提高了调速器试验台的测试精度，也使性能更加稳定可靠，实现了整个测试过程的自动化，从而减轻了试验人员的劳动强度，提高了工作效率，降低了试验成本，也同时消除了安全隐患，因此对本课题的研究具有较大的现实意义。
上传时间： 2013-07-20
上传用户：ggwz258
