时序逻辑全部资料下载-3419个时序逻辑技术资源-虫虫下载站

计数器是一种重要的时序逻辑电路，广泛应用于各类数字系统中。介绍以集成计数器74LS161和74LS160为基础，用归零法设计N进制计数器的原理与步骤。用此方法设计了3种36进制计数器，并用Multis...

📅 2013-10-11

触发器是时序逻辑电路的基本构成单元，按功能不同可分为 RS 触发器、 JK 触发器、 D 触发器及 T 触发器四种，其功能的描述可以使用功能真值表、激励表、状态图及特性方程。只要增加门电路便可以实现不...

📅 2014-12-23

本文简单探讨了verilog HDL设计中的可综合性问题，适合HDL初学者阅读   　　用组合逻辑实现的电路和用时序逻辑实现的　　电路要分配到不同的进程中。　　不要使...

📅 2013-10-21

本文介绍了一种通过TTL 系列逻辑门级时序逻辑芯片设计模拟汽车尾灯工作情况电路的方法。主要阐述了通过555 系列来制作脉冲产生器，任意进制的计数器和译码器的改用等一系列方法，以及显示驱动和模式控制的电...

📅 2013-10-15

为了提高学生的数字电子技术综合实践能力，设计交通信号灯自动控制数字电子技术实验电路。选用D触发器和555定时器作为主要器件，利用组合逻辑电路、时序逻辑电路和555定时器等方面的数字电路理论，将扭环形计...

📅 2013-11-16

文中基于对微处理器S3C2440A的显示控制模块和高性能视频D／A芯片ADV7120的研究，提出了一种便携式视频展示台的设计方案。本方案采用130万像素的OV9650摄像头采集实物、文档、图片或者过程...

📅 2013-10-24

本文简单探讨了verilog HDL设计中的可综合性问题，适合HDL初学者阅读   　　用组合逻辑实现的电路和用时序逻辑实现的　　电路要分配到不同的进程中。　　不要使...

📅 2013-11-18

本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程，作为我这一段时间自学 FPGA/CPLD 的总结，如果有什么不正确的地方，敬请各位不幸看到这篇文章的大侠们指正，在此表示感谢...

📅 2016-10-04

这是关于数字电路的ppt课件，对于组合逻辑电路和时序逻辑电路都讲得比较清晰透彻。...

📅 2013-12-13

简单的数字电路设计，全部由分立的IC实现，实物已经做出过。实现两个四位二进制数相加，和一个四位二进制移位的功能。仿照MCU指令进行设计，有2位二进制操作码，8位输入和5位输出端，内部时钟控制电路。对于...

📅 2014-01-15

📚 时序逻辑技术资料