三层电梯控制器源码及报告和仿真时序图 可以作为课程设计或者毕业设计的参考 绝对管用
上传时间： 2013-11-26
上传用户：邶刖
URAT的VHDL设计及时序仿真、调试、测试。含有波形图
上传时间： 2014-01-20
上传用户：561596
有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Verilog模块中应用计数器； 3. 学习测试模块的编写、综合和不同层次的仿真。 练习四 阻塞赋值与非阻塞赋值的区别 实验目的： 1． 通过实验，掌握阻塞赋值与非阻塞赋值的概念和区别； 2． 了解阻塞赋值与非阻塞赋值的不同使用场合； 3． 学习测试模块的编写、综合和不同层次的仿真。
上传时间： 2016-11-19
上传用户：mhp0114
关于DDR SDRAM的详细原理和时序分析,对于开发设计有很大使用价值
上传时间： 2013-12-02
上传用户：894898248
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点
上传时间： 2013-12-26
上传用户：qwe1234
介绍了IIR 滤波器的FPGA 实现方法,给出了 IIR 数字滤波器的时序控制、延时、补码乘法和累加四个模块的设计方法,并用VHDL和FPGA 器件实现了IIR 数字滤波。
上传时间： 2013-12-17
上传用户：ardager
完美时序 - 时钟产生和分发设计指南,很不错的理解时绪分析。
上传时间： 2013-12-25
上传用户：qoovoop
目 录 第一章 VHDL文本输入设计方法 1.1 编辑输入并存盘VHDL原文件 1.2 将当前设计设定为工程 1.3 选择VHDL文本编译版本号和排错 1.4 时序仿真 1.5 硬件测试 1.6 部分实验 第二章 全国大学生电子设计竞赛赛题练习 2.1 等精度频率计设计 2.2 数字移相正弦信号发生器设计 2.3 测相仪设计 2.4 逻辑分析相仪设计 2.5 存储示波器设计
上传时间： 2014-12-02
上传用户：diets
如何发现并解决FPGA设计中的时序问题OFFSET约束
上传时间： 2017-07-05
上传用户：huyiming139
介绍一种无线收发集成芯片CC1000的电路结构及典型的应用设计；着重说明CC1000与微控制器通信所要求的时序。
上传时间： 2013-12-30
上传用户：koulian
