FPGA常用设计资料大全，包括FPGA时序设计，软件使用，和一些源码
上传时间： 2013-12-11
上传用户：eclipse
在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。
标签： CPLD FPGA
上传时间： 2015-10-08
上传用户：shzweh1234
摘要：随着CCD性能的不断提高，CCD技术在军、民用领域都得到了广泛的应用。介绍了TCDI501C线阵CCD的驱动电路设计，详细介绍了用VHDL完成的CCD图像传感器驱动时序设计和视频输出差分信号驱动电路的设计。关键词：线阵CCD；图像传感器：仪器仪表放大器；差分驱动1引言电荷耦合器件（CCD，Charge Couple Device）是20世纪60年代末期出现的新型半导体器件。目前随着CCD器件性能不断提高，在图像传感、尺寸测量及定位测控等领域的应用日益广泛，CCD应用的前端驱动电路成本价格昂贵，而且性能指标受到生产厂家技术和工艺水平的制约，给用户带来很大的不便。CCD驱动器有两种：一种是在脉冲作用下CCD器件输出模拟信号，经后端增益调整电路进行电压或功率放大再送给用户；另一种是在此基础上还包含将其模拟量按一定的输出格式进行数字化的部分，然后将数字信息传输给用户，通常的线阵CCD摄像机就指后者，外加机械扫描装置即可成像。所以根据不同应用领域和技术指标要求，选择不同型号的线阵CCD器件，设计方便灵活的驱动电路与之匹配是CCD应用中的关键技术之一。
上传时间： 2022-06-23
上传用户：
嵌入式图像采集、处理与传输系统具有体积小、稳定性高等优点，在智能交通、电力、通讯、计算机视觉等领域应用广泛。随着DSP技术的发展，在DSP上用软件实现实时视频压缩成为数字视频压缩标准应用的亮点，这种应用比起专门的压缩芯片更具有灵活性和升级潜力。 本文主要研究一种基于DSP TMS320VC5402脱机视频采集、压缩编码和视频数据通信的方法和DSP外围硬件系统设计。 在本设计中，图像采集部分利用SAA7111视频采集芯片完成视频信号的精确采集；利用FPGA完成复杂且高速的逻辑控制及时序设计，完成DSP外扩RAM，Flash等高速硬件电路设计，同时完成DSP的地址译码电路，将采集的数字视频信号存储在DSP外扩存储空间中；用FPGA基于N1OSⅡ来虚拟设计了I
上传时间： 2013-07-02
上传用户：亚亚娟娟123
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2014-01-01
上传用户：maqianfeng
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2013-11-20
上传用户：563686540
论文以Altera公司的Cyclone II系列EP2CSQ208为核心芯片，构建基于FPGA的SOPC嵌入式硬件平台，并以此平台为基础深入研究SOPC嵌入式系统的硬件设计和软件开发方法，详细测试和验证系统存储模块和外围模块。同时以嵌入式处理器IP核NioslI为核心，设计出基于NioslI的视觉控制软件。在应用中引入pc／os．II实时操作系统，介绍了实时操作系统I_tc／OS．II的相关概念和移植方法，设计了相关底层软件及轨迹图像识别算法，将具体应用程序划分成多个任务，最终实现了视觉图像的实时处理及小车的实时控制。 在本设计中，图像采集部分利用SAA7111A视频解码芯片完成视频信号的采集，利用FPGA完成复杂高速的逻辑控制及时序设计，将采集的数字视频信号存储在外扩存储器SRAM中，以供后续图像处理。 在构建NioslI CPU时，自定制了SRAM控制器、irda红外接口、OC i2c接口、PWM接口和VGA显示接口等相关外设组件，提供了必要的人机及控制接口，方便系统的控制及调试。
上传时间： 2013-11-13
上传用户：chenhr
目录1.1 电器智能化概述1.2 电器智能化技术的应用1.3 电器智能化技术的发展1.4 本课程学习内容第2章 智能电器的一次设备2.1 智能电器一次设备的功能及分类2.2 断路器及其智能控制2.3 接触器及其智能控制2.4 其他一次开关元件2.5 成套开关设备第3章 现场参量及其检测3.1 智能电器现场参量类型及数字化测量方法3.2 电量信号检测方法3.3 非电量信号检测方法3.4 被测量输入通道设计原理3.5 测量通道的误差分析第4章 被测模拟量的信号分析与处理4.1 被测模拟量的信号分类4.2 被测模拟量的采样及采样速率的确定4.3 数字滤波4.4 非线性传感器测量结果的数字化处理4.5 被测电参量的测量和保护算法第5章 智能电器监控器的设计5.1 智能电器监控器的功能和硬件模块的划分5.2 中央处理与控制模块的一般结构和设计方法5.3 其他功能模块的结构组成5.4 监控器的时序设计5.5 监控器的软件设计5.6 RTOS概念及其在监控器软件中的实现第6章 智能电器监控器的电磁兼容性设计6.1 电磁兼容概述6.2 智能电器监控器的电磁兼容性设计问题6.3 智能电器监控器的EMI测试标准和方法第7章 电器智能化网络7.1 数字通信基础7.2 计算机网络基础7.3 电器智能化网络中常用的现场总线7.4 电器智能化网络的设计与实施7.5 电器智能化局域网的软件开发7.6 关于网络互连技术的讨论第8章 智能电器及其应用系统设计实例8.1 低压塑壳式断路器的智能脱扣器设计8.2 电能质量在线监测器8.3 分布式变电站自动化系统
标签： 电器智能化
上传时间： 2022-05-13
上传用户：
高性能低成本的图像采集和处理系统在自动测量、设备检测、安全监控等工业测控领域需求巨大。相比于CMOS图像传感器，CCD图像传感器在灵敏度、分辨率、噪声控制以及技术成熟度等方面具有明显优势。发达国家对于基于CCD图像传感器的高性能图像采集和处理系统的开发已经具有了一定的经验和成功先例，而在我国，相关的技术开发还比较薄弱。因此，通过对基于CCD图像传感器的高性能图像采集和处理系统进行研究和开发，迅速掌握核心技术，积累必要的技术储备和经验，对满足我国在相关领域的需求有着重要意义。本文研究了CCD图像传感器的发展历程、结构及工作原理、性能特点，并与CMOS图像传感器进行了比较。详细分析了SONY公司的大面阵CCD图像传感器，并以此器件为核心完成了图像采集和处理系统的设计。选用CYPRESS公司的LC4256V型CPLD（Complex Programmable Logic Device）芯片和TI公司的MSP430F149型MCU（Micro Controller Unit）芯片共同构成系统的核心处理平台。以CPLD为设计载体，使用Verilog硬件描述语言实现了驱动时序设计，完成了对CCD图像传感器的控制。对CYPRESS公司的CY7C68013型USB器件进行了固件程序、驱动程序和应用程序开发，实现了高速数据传输。硬件上采用了模块化设计，并充分考虑了抗干扰措施。实际测试表明，上述系统工作稳定，具有良好的灵活性和可扩展性。
上传时间： 2022-06-23
上传用户：kingwide
时序电路逻辑设计与特殊组合函数
上传时间： 2013-04-15
上传用户：eeworm
