使用功能强大的FPGA来实现一种DDR2 SDRAM存储器的用户接口。该用户接口是基于XILINX公司出产的DDR2 SDRAM的存储控制器，由于该公司出产的这种存储控制器具有很高的效率，使用也很广泛，可知本设计具有很大的使用前景。本设计通过采用多路高速率数据读写操作仿真验证，可知其完全可以满足时序要求，由综合结果可知其使用逻辑资源很少，运行速率很高，基本可以满足所有设计需要。
上传时间： 2013-11-07
上传用户：GavinNeko
提出一种基于FPGA的实时视频信号处理平台的设计方法，该系统接收低帧率数字YCbCr 视频信号，对接收的视频信号进行格式和彩色空间转换、像素和，利用片外SDRAM存储器作为帧缓存且通过时序控制器进行帧率提高，最后通过VGA控制模块对图像信号进行像素放大并在VGA显示器上实时显示。整个设计使用Verilog HDL语言实现，采用Altera公司的EP2S60F1020C3N芯片作为核心器件并对功能进行了验证。
上传时间： 2013-11-10
上传用户：sjb555
时序的问题
上传时间： 2013-10-12
上传用户：yuchunhai1990
本文采用了技术比较成熟的VHDL语言进行设计，并使用Quartus II软件进行时序仿真。由仿真结果可知，无论是在功能的实现上还是在搜索的准确性、高效性以及FPGA片上资源的利用率上，本设计方案都具有明显的优越性。
上传时间： 2013-11-22
上传用户：hfmm633
FPGA 设计不再像过去一样只是作为“胶连逻辑 (Gluelogic)”了，由于其复杂度逐年增加，通常还会集成极富挑战性的 IP 核，如 PCI Express® 核等。新型设计中的复杂模块即便不作任何改变也会在满足 QoR(qualityof-result) 要求方面遇到一些困难。保留这些模块的时序非常耗时，既让人感到头疼，往往还徒劳无功。设计保存流程可以帮助客户解决这一难题，既可以让他们满足设计中关键模块的时序要求，又能在今后重用实现的结果，从而显著减少时序收敛过程中的运行次数。
上传时间： 2013-11-04
上传用户：hui626493
针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明，系统运行稳健可靠，并具有良好的移植性；集成化一体设计，为LTE标准下Turbo码 ASIC的开发提供了参考。
上传时间： 2013-10-28
上传用户：d815185728
设计了一种能使FPGA的主状态机直接管理Flash的控制器，该控制器具有自己的指令集和中断管理方式。用户可以根据FPGA的系统时钟对控制器进行操作，无需关心Flash对指令和数据的时序要求。控制器建立了自己的坏块管理机制，合并了一些Flash的常用关联指令，方便了用户对FPGA主状态机的设计。
上传时间： 2013-10-08
上传用户：shen007yue
为了提高学生的数字电子技术综合实践能力，设计交通信号灯自动控制数字电子技术实验电路。选用D触发器和555定时器作为主要器件，利用组合逻辑电路、时序逻辑电路和555定时器等方面的数字电路理论，将扭环形计数器应用到十字路口交通信号灯自动控制电路中，并利用Multisim作为设计工具进行仿真。
上传时间： 2013-11-16
上传用户：ouyangmark
设计了一种片上系统（SoC）复位电路。该电路能对外部输入信号进行同步化处理以抑制亚稳态，采用多级D触发器进行滤波提升抗干扰能力，并且控制产生系统所需的复位时序以满足软硬件协同设计需求。同时，完成了可测性设计（DFT）。基于Xilinx spartan-6 FPGA进行了验证。结果表明该电路可以抑制90 ?滋s以下的外部干扰信号，并能正确产生系统所需的复位信号。
上传时间： 2014-12-29
上传用户：guojin_0704
为了实现对嵌入式系统中大量数据存储的需求，提出了一种基于NIOS II的SD卡存储系统设计方案，并完成系统的软硬件设计。该存储系统使用SPI模式对SD卡进行读写访问，SPI时序由NIOS II的GPIO模拟产生。将本设计读取的SD卡的数据与WinHex软件读取的SD卡的数据进行比较表明两者结果一致，达到了设计要求。
上传时间： 2013-10-11
上传用户：ve3344
