时序约束
时序约束是数字电路设计中至关重要的技术，用于确保信号在正确的时刻到达，避免竞争冒险和保持系统稳定性。广泛应用于FPGA、ASIC及SoC设计领域，对于提高硬件性能、降低功耗具有不可替代的作用。掌握时序约束技巧，能够帮助工程师优化设计流程，提升项目成功率。本页面汇集了1477份精选资料，涵盖从基础理论...
资源总数
500
时序约束 全部资料 500 份
MODBUS主、子站规约模拟程序。可以做为MODBUS规约测试的工具
MODBUS主、子站规约模拟程序。可以做为MODBUS规约测试的工具，既可以模仿主站，也可以模仿子站。打开串口后，程序会自动应答。
2013-12-04
185
101规约主站库我们用100人年开发的通信规约程序库
101规约主站库我们用100人年开发的通信规约程序库，经过大量现场运行验证，与国内外各大公司产品进行过互操作实验，经过国家检测部门测试。 提供方式包括：动态连接库和C/C++源代码
2016-02-19
100
101规约从站库我们用100人年开发的通信规约程序库
101规约从站库我们用100人年开发的通信规约程序库，经过大量现场运行验证，与国内外各大公司产品进行过互操作实验，经过国家检测部门测试。 提供方式包括：动态连接库和C/C++源代码
2013-12-17
46
本规约手册汇集了国内远动设备最常用的五种规约：新部颁 CDT 规约（ DL451  91 ）、武汉 CDT 规约 (DCF 5 ) 、CI1801 规约、IEC870-5-101 规约
本规约手册汇集了国内远动设备最常用的五种规约：新部颁 CDT 规约（ DL451  91 ）、武汉 CDT 规约 (DCF 5 ) 、CI1801 规约、IEC870-5-101 规约，另外还有 DF1000 与笔记本、后台机...
2016-01-25
48