近年来，计算机图形学应用越来越广泛，尤其是三维(3D)绘图。3D绘图使用3D模型和各种影像处理产生具有三维空间真实感的影像，应用于虚拟真实情况以及多媒体的产品上，且多半是使用低成本的实时3D计算机绘图技术为基础。在初期3D图形学刚起步时，由于图形简单，因此可以利用CPU来运算，但随着图形学技术的发展，所要绘制的图形越来越复杂，这时如果单纯依赖CPU来处理，不能达到实时的要求，因此需要专门的硬件来加速图形处理，GPU(图形处理单元)因此出现了。不过由于3D图形加速硬件的复杂性和短寿命，这极大地提高了对硬件开发环境的需要。为了更好的对设计进行更改和测试，不能仅仅用专门定制的方法来设计，需要其他的方：硬件描述语言(HDL)和FPGA。 随着计算机绘图规模的需要，借助辅助硬件资源，来提高图形处理单元(GPU)处理速度的需求越来越普遍。自从15年前现场可编程门阵列(FPGA)开始出现以来，其在可编程硬件领域所起的作用越来越大。它们在速度、体积和速度方面都有了很大的提高。这意味着FPGA在以前只能使用专用硬件的场合越来越重要。其中一个应用领域就是3D图形渲染，在这个研究领域里人们正在利用具有可编程性能的FPGA来帮助改进图形处理单元(GPU)的性能。 能够在廉价、可动态重新配置的FPGA上实现复杂算法来辅助硬件设计。本文的设计就是通过在FPGA上实现3维图形几何处理管线部分功能来提高图形处理速度。具体实现中使用硬件描述语言(Verilog HDL)进行逻辑设计，并发现问题解决问题。 本文主要特色如下： 1.针对几何变换换子系统，提出一种硬件实现方案，该方案能对基本的几何变换如：平移、缩放、旋转和投影进行操作。首先构造出总体变换矩阵，随后进行矩阵乘法运算，再进行投影变换，最后输出变换座标。提出一种脉动阵列结构，用于两个矩阵的乘法运算。找到一种快捷的方法来实现矩阵相乘，将能大大提高系统的效率。 2.对于3D图形裁剪，文中描述了一种裁剪引擎，它能够处理3D图形中的裁剪、透视除法以及视口映射的功能。硬件实现的难度取决于裁剪算法的复杂程度。我们在Sutherland-Hodgman裁剪算法的基础上提出一种新的裁剪算法，该算法通过去除冗余顶点以提高处理速度，同时利用编码来判断线段可见性的方法使得硬件实现变得很容易。 3.最后，我们在FPGA上实现了几何变换以及三维裁剪，并与C语言的模拟结果对比发现结果正确，且三维裁剪能够以3M个三角形/s的速度运行，满足了图形流水中的实时性要求。
上传时间： 2013-04-24
上传用户：yerik
多功能车辆总线一类设备是一个在列车通信网(TCN，TrainCommunication Network)中普遍使用的网络接口单元。目前我国的新式列车大多采用列车通信网传输列车中大量的控制和服务信息。但使用的列车通信网产品主要为国外进口，因此迫切需要研制具有自主知识产权的列车通信网产品。 论文以一类设备控制器的设计为核心，采取自顶向下的模块设计方法。将设备控制器分为同步层和数据处理层来分别实现对帧的发送与接收处理和对帧数据的提取与存储处理。 同步层包含帧的识别模块、曼彻斯特译码模块、曼彻斯特编码与帧封装三个模块。帧识别模块检测帧的起始位并对帧类型进行判断。译码模块根据采集的样本值来判断曼彻斯特编码的值，采样的难点在于非理想信号带来的采样误差，论文使用结合位同步的多点采样法来提高采样质量。帧分界符中的非数据符不需要进行曼彻斯特编码，编码时在非数据符位关闭编码电路使非数据符保持原来的编码输出。 数据处理层以主控单元(MCU，Main Control Unit)和通信存储器为设计核心。MCU是控制器的核心，对接收的主帧进行分析，判断是从通信存储器相应端口取出应答从帧并发送，还是准备接收从帧并存入通信存储器。通信存储器存储设备的通信数据，合适的地址分配能简化MCU的控制程序，论文固定了通信存储器端口大小使MCU可以根据一个固定的公式进行端口的遍历从而简化了MCU程序的复杂度。数据在传输中由于受到干扰和冲突等问题而出现错误，论文采用循环冗余检验码结合偶检验扩展来对传输数据进行差错控制。 最后，使用FPGA和硬件描述语言Verilog HDL开发出了MVB一类设备。目前该一类设备已运用在SS4G电力机车的制动控制单元(BCU．Brake Control Unit)中并在铁道科学研究院通过了TCN通信测试。一类设备的成功研制为列车通信网中总线管理器等高类设备的开发奠定了坚实的基础。
上传时间： 2013-07-27
上传用户：qazxsw
软件无线电(SDR，Software Defined Radio)由于具备传统无线电技术无可比拟的优越性，已成为业界公认的现代无线电通信技术的发展方向。理想的软件无线电系统强调体系结构的开放性和可编程性，减少灵活性著的硬件电路，把数字化处理(ADC和DAC)尽可能靠近天线，通过软件的更新改变硬件的配置、结构和功能。目前，直接对射频(RF)进行采样的技术尚未实现普及的产品化，而用数字变频器在中频进行数字化是普遍采用的方法，其主要思想是，数字混频器用离散化的单频本振信号与输入采样信号在乘法器中相乘，再经插值或抽取滤波，其结果是，输入信号频谱搬移到所需频带，数据速率也相应改变，以供后续模块做进一步处理。数字变频器在发射设备和接收设备中分别称为数字上变频器(DUC，Digital Upper Converter)和数字下变频器(DDC，Digital Down Converter)，它们是软件无线电通信设备的关键部什。大规模可编程逻辑器件的应用为现代通信系统的设计带来极大的灵活性。基于FPGA的数字变频器设计是深受广大设计人员欢迎的设计手段。本文的重点研究是数字下变频器(DDC)，然而将它与数字上变频器(DUC)完全割裂后进行研究显然是不妥的，因此，本文对数字上变频器也作适当介绍。 第一章简要阐述了软件无线电及数字下变频的基本概念，介绍了研究背景及所完成的主要研究工作。 第二章介绍了数控振荡器(NCO)，介绍了两种实现方法，即基于查找表和基于CORDIC算法的实现。对CORDIc算法作了重点介绍，给出了传统算法和改进算法，并对基于传统CORDIC算法的NCO的FPGA实现进行了EDA仿真。 第三章介绍了变速率采样技术，重点介绍了软件无线电中广泛采用的级联积分梳状滤波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)补偿法，对前者进行了基于Matlab的理论仿真和FPGA实现的EDA仿真，后者只进行了基于Matlab的理论仿真。 第四章介绍了分布式算法和软件无线电中广泛采用的半带(half-band，HB)滤波器，对基于分布式算法的半带滤波器的FPGA实现进行了EDA仿真，最后简要介绍了FIR的多相结构。 第五章对数字下变频器系统进行了噪声综合分析，给出了一个噪声模型。 第六章介绍了数字下变频器在短波电台中频数字化应用中的一个实例，给出了测试结果，重点介绍了下变频器的：FPGA实现，其对应的VHDL程序收录在本文最后的附录中，希望对从事该领域设计的技术人员具有一定参考价值。
上传时间： 2013-06-09
上传用户：szchen2006
随着印制电路板功能的日益增强，结构日趋复杂，系统中各个功能单元之间的连线间距越来越细密，基于探针的电路系统测试方法已经很难满足现在的测试需要。边界扫描测试(BST)技术通过将边界扫描寄存器单元安插在集成电路内部的每个引脚上，相当于设置了施加激励和观测响应的内建虚拟探头，通过该技术可以大大的提高数字系统的可观测性和可控性，降低测试难度。针对这种测试需求，本文给出了基于FPGA的边界扫描控制器设计方法。 完整的边界扫描测试系统主要由测试控制部分和目标器件构成，其中测试控制部分由测试图形、数据的生成与分析及边界扫描控制器两部分构成。而边界扫描控制器是整个系统的核心，它主要实现JTAG协议的自动转换，产生符合IEEE标准的边界扫描测试总线信号，而边界扫描测试系统工作性能主要取决与边界扫描控制器的工作效率。因此，设计一个能够快速、准确的完成JTAG协议转换，并且具有通用性的边界扫描控制器是本文的主要研究工作。 本文首先从边界扫描技术的基本原理入手，分析边界扫描测试的物理基础、边界扫描的测试指令及与可测性设计相关的标准，提出了边界扫描控制器的总体设计方案。其次，采用模块化设计思想、VHDL语言描述来完成要实现的边界扫描控制器的硬件设计。然后，利用自顶向下的验证方法，在对控制器内功能模块进行基于Testbench验证的基础上，利用嵌入式系统的设计思想，将所设计的边界扫描控制器集成到SOPC中，构成了基于SOPC的边界扫描测试系统。并且对SOPC系统进行软硬件协同仿真，实现对边界扫描控制器的功能验证后将其应用到实际的测试电路当中。最后，在基于SignalTapⅡ硬件调试的基础上，软硬件结合对整个系统可行性进行了测试。从测试结果看，达到了预期的设计目标，该边界扫描控制器的设计方案是正确可行的。 本文设计的边界扫描控制器具有自主知识产权，可以与其他处理器结合构成完整的边界扫描测试系统，并且为SOPC系统提供了一个很有实用价值的组件，具有很明显的现实意义。
上传时间： 2013-07-20
上传用户：hewenzhi
本文介绍了一种非接触式IC卡节水控制器的设计方案，首先给出了基于AT89C51单片机的水控器的总体设计方案，接着对基于MFRC500芯片的射频读写模块进行了较详细的设计，然后给出了系统的软件设计流程，最后对读写器与IC卡通讯的流程进行了说明。
上传时间： 2013-04-24
上传用户：Ten_Gallon_Head
遗传算法是一种基于自然选择原理的优化算法，在很多领域有着广泛的应用。但是，遗传算法使用计算机软件实现时，会随着问题复杂度和求解精度要求的提高，产生很大的计算延时，这种计算的延时限制了遗传算法在很多实时性要求较高场合的应用。为了提升运行速度，可以使用FPGA作为硬件平台，设计数字系统完成遗传算法。和软件实现相比，硬件实现尽管在实时性和并行性方面具有很大优势，但同时会导致系统的灵活性不足、通用性不强。本文针对上述矛盾，使用基于功能的模块化思想，将基于FPGA的遗传算法硬件平台划分成两类模块：系统功能模块和算子功能模块。针对不同问题，可以在保持系统功能模块不变的前提下，选择不同的遗传算子功能模块完成所需要的优化运算。本文基于Xilinx公司的Virtex5系列FPGA平台，使用VerilogHDL语言实现了伪随机数发生模块、随机数接口模块、存储器接口/控制模块和系统控制模块等系统功能模块，以及基本位交叉算子模块、PMX交叉算子模块、基本位变异算子模块、交换变异算子模块和逆转变异算子模块等遗传算法功能模块，构建了系统功能构架和遗传算子库。该设计方法不仅使遗传算法平台在解决问题时具有更高的灵活性和通用性，而且维持了系统架构的稳定。本文设计了多峰值、不连续、不可导函数的极值问题和16座城市的旅行商问题 (TSP)对遗传算法硬件平台进行了测试。根据测试结果，该硬件平台表现良好，所求取的最优解误差均在1％以内。相对于软件实现，该系统在求解一些复杂问题时，速度可以提高2个数量级。最后，本文使用FPGA实现了粗粒度并行遗传算法模型，并用于 TSP问题的求解。将硬件平台的运行速度在上述基础上提高了近1倍，取得了显著的效果。关键词：遗传算法，硬件实现，并行设计，FPGA，TSP
上传时间： 2013-06-15
上传用户：hakim
论文研究了基于Bayer格式的CCD原始图像的颜色插值算法，并将设计的改进算法应用到以FPGA为核心的图像采集前端。出于对成本和体积的考虑，一般的数字图像采集系统采用单片CCD或CMOS图像传感器，然后在感光表面覆盖一层颜色滤波阵列(CFA)，经过CFA后每个像素点只能获得物理三基色(红、绿、蓝)其中一种分量，形成马赛克图像。为了获得全彩色图像，就要利用周围像素点的值近似地计算出被滤掉的颜色分量，称这个过程为颜色插值。由于当前对图像采集系统的实时性要求越来越高，业内已经开始广泛采用FPGA来进行图像处理，充分发挥硬件并行运算的速度优势，以求在处理速度和成像质量两方面均达到满意的效果。。主要的工作内容如下: 本文首先介绍了彩色滤波阵列、图像色彩恢复和插值算法的概念，然后分析和研究了当下常用的颜色插值算法，如双线性插值算法、加权系数法等等，指出了各个算法的特点和不足；接下来针对硬件系统并行运算的特性和实时性处理的要求，结合其中两种算法的思路设计了适用于硬件的改进算法，该算法主要引入了方向标志位的概念以及平滑的边界仲裁法则来检测边界，借鉴利用梯度的三角函数关系来判断边界方向，通过简化且适用于硬件的方法计算加权系数，从而选择合适的方向进行插值。 在介绍了FPGA用于图像处理的优势后，针对FPGA的特点采用模块化结构设计，详细阐述了本文算法的软件实现过程及所使用到的关键技术；文章设计了一个以FPGA为核心的前端图像采集平台，并将改进插值算法应用到整个系统当中。详细分析了采集前端的硬件需求，讨论了核心芯片的选型和硬件平台设计中的注意事项，完成了印制电路板的制作。 文章通过MATLAB仿真得到了量化的性能评估数据，并选取几种算法在硬件平台上运行，得到了实验图片。最后结合图片的视觉效果和仿真数据对几种不同算法的效果进行了评估和比较，证明改进的算法对图像质量有所增强，取得了良好的效果。
上传时间： 2013-06-11
上传用户：it男一枚
· 摘要： 目的:提出一种新的电动机功率控制方法,实现对医学设备的电动机功率精准控制.方法:通过对DSP微控制器TMS320LF240x的研究,提出了一种基于PWM调制电路的功率控制方法.结果:测试结果完全满足系统的设计要求.结论:该系统结构简单,可编程性好,可以在不同的应用场合采用不同的控制算法,而不需要改变外围的电路,易于升级及满足一些特殊场合的要求.
上传时间： 2013-06-28
上传用户：yangzhiwei
神经网络控制算法作为一种比较成熟的智能控制算法，在空空导弹的理论研究中也得到了很多应用，但它的实际应用通常是通过软件实现的，而软件实现是串行执行指令，运行速度慢，可靠性低，很难满足实际导弹制导系统实时性的要求。控制算法硬件实现的最大特点就是可提高控制算法的实时运算速度和可靠性。本课题针对导弹制导系统，以FPGA为硬件平台研究神经网络控制算法的硬件实现。本文首先对BP神经网络算法思想进行了深入分析，并对BP网络的各个阶段进行了理论推导，最后对BP神经网络PID飞行控制算法进行了研究和总结，为硬件实现提供了理论基础。基于对上述理论的深入研究和分析，本文提出了一种适合FPGA实现该神经网络控制算法的硬件实现模型。在该模型中，神经网络各层之间采用串行执行数据方式，层间则采用并行运行方式，可有效提高系统的运算速度。由于模块化、层次化的自顶向下的模块化设计方法可有效减少错误的产生，是设计复杂大规模系统的理想设计方法。本文采用了此设计方法，通过把系统模块化，对各个子模块分别用VHDL硬件描述语言进行描述，并基于QUARTUS II软件开发平台进行综合和仿真，直到达到研究设计要求。最后将仿真程序源代码下载配置到具体的Cyclone II系列EP2C70 FPGA芯片中,应用于某实际导弹控制系统的研究。理论分析和实验结果表明该神经网络飞行控制算法的FPGA硬件实现是有效可行的，可满足系统实时性的要求，为制导系统的实际工程实现提供了基础。
上传时间： 2013-04-24
上传用户：冇尾飞铊
· 摘要： 目前DSP处理器普遍使用Flash作为其程序代码存储器,通过DSP的JTAG仿真接口对Flash存储器进行编程实现代码的更新.这给DSP系统的软件维护和升级造成了很大的困难.本文提出基于DSP设备的串口实现DSP程序在线编程的方法,使DSP代码的更新可以脱离仿真器,改善了DSP设备的易用性、可维护性,增强了DSP系统的技术生命力.
上传时间： 2013-07-25
上传用户：shuiyuehen1987
