图像采集和处理技术在机器视觉和图像分析等诸多领域应用十分广泛，大部分情况下，采集卡只需将前端相机捕获的图像信息正确地传回计算机即可。但是在要求较高的应用场合需要采集卡能准确控制外部光源和相机，完成图像采集，预处理，数据传输。只有这样，用户才可以根据不同的兴趣和需求对特定的某些图像进行采集、传输以及处理，以达到某种分析目的。 本文根据国家985二期项目“三维粒子图像测速系统”的图像采集与处理需要，设计开发了一款以FPGA为核心控制芯片的嵌入式图像采集卡。采集卡以FPGA为逻辑和算法实现的核心器件，不仅实现了传统意义上的图像采集，而且实现了CCD相机控制和激光器同步曝光功能，打破了以往单纯靠增加硬件设备实现同步控制的方法，简化了系统硬件结构并节约系统成本。此外，在系统中嵌入了图像增强算法和采用PCI接口与计算机连接满足了高速采集的要求。同时，采用市场上广泛应用的Camera Link作为采集卡的图像输入接口，提高了系统的通用性、传输速率和抗干扰能力，简化图像获取设备和模拟摄像头之间需要视频解码等连接。具有嵌入式处理功能，光源同步和相机控制的采集卡将使机器视觉系统，图像测速等诸多领域的图像采集应用变得更为便捷。 论文首先对图像采集卡系统的组成、整体方案和可行性进行了论证。然后给出了图像采集卡的硬件设计。在此部分结合整体设计方案，讨论芯片的选型问题。根据所选芯片的本身特点，分模块地对图像采集卡的硬件设计原理进行了详细的阐述。接下来是图像采集卡的软件设计部分。用VHDL和原理图结合的方法对FPGA进行编程，实现了图像采集系统的各个功能模块。根据图像采集系统的要求用DriverWorks软件设计了图像采集卡的WDM底层驱动程序和上层应用程序。最后是用FPGA实现了带修改参数的硬件嵌入式图像处理算法——图像增强。论文中使用QUARTUS软件嵌入的逻辑分析仪SignalTap对FPGA设计的模块进行了硬件调试，给出了调试的时序图和调试结果，经测试分析该采集卡满足“三维粒子图像测速系统”的要求，达到了预期目标。
上传时间： 2013-04-24
上传用户：cazjing
雷达信号模拟技术和现代雷达技术的发展息息相关。雷达信号模拟设备可以仿真出各种符合实验要求的目标信号来，直接注入雷达来对雷达进行试验，极大的方便了雷达的设计与调试。 本课题主要研究利用FPGA实现线性调频脉冲压缩雷达目标信号的模拟。全文的内容如下： 首先详细阐述了线性调频(LFM)脉冲压缩雷达脉冲压缩原理，分析了线性调频脉冲信号的特点，讨论和比较了匹配滤波数字实现的两种算法：时域实现和频域实现。 其次在对常用雷达信号模拟方法探讨的基础上，提出基于FPGA的线性调频脉冲压缩雷达目标视频信号模拟器的系统设计，对点目标、多目标和延展目标等情况下的目标信号进行建模，针对设定目标参数完成了目标信号的波形仿真，并完成基于频域实现方法的线性调频脉冲压缩雷达数字匹配滤波算法的设计及仿真。 最后，在Quartus Ⅱ 6.0平台上，完成模拟器中脉冲压缩等信号处理部分基于Verilog HDL 语言的软件设计及功能、时序仿真，并完成了相关硬件的设计。
上传时间： 2013-07-13
上传用户：squershop
随着多媒体技术发展，数字图像处理已经成为众多应用系统的核心和基础。图像处理作为一种重要的现代技术，已经广泛应用于军事指挥、大视场展览、跟踪雷达、电视会议、导航等众多领域。因而，实现高分辨率高帧率图像实时处理的技术不仅具有广泛的应用前景，而且对相关领域的发展也具有深远意义。 大视场可视化系统由于屏幕尺寸很大，只有在特制的曲面屏幕上才能使细节得到充分地展现。为了在曲面屏幕上正确的显示图像，需要在投影前实时地对图像进行几何校正和边缘融合。而现场可编程门阵列(FPGA)则是用硬件处理实时图像数据的理想选择，基于FPGA的图像处理技术是世界范围内广泛关注的研究领域。 本课题的主要工作就是设计一个以FPGA为核心的硬件系统，该系统可对高分辨率高刷新率(1024*768@60Hz)的视频图像实时地进行几何校正和边缘融合。 论文首先介绍了图像处理的几何原理，然后提出了基于FPGA的大视场实时图像融合处理系统的设计方案和模块功能划分。系统分为算法与软件设计，硬件电路设计和FPGA逻辑设计三个大的部分。本论文主要负责FPGA的逻辑设计。围绕FPGA的逻辑设计，论文先介绍了系统涉及的关键技术，以及使用Verilog语言进行逻辑设计的基本原则。 论文重点对FPGA内部模块设计进行了详细的阐述。仲裁与控制模块是顶模块的主体部分，主要实现系统状态机和时序控制；参数表模块主要实现SDRAM存储器的控制器接口，用于图像处理时读取参数信息。图像处理模块是整个系统的核心，通过调用FPGA内嵌的XtremeDSP模块，高速地完成对图像数据的乘累加运算。最后论文提出并实现了一种基于PicoBlaze核的12C总线接口用于配置FPGA外围芯片。 经过对寄存器传输级VerilogHDL代码的综合和仿真，结果表明，本文所设计的系统可以应用在大视场可视化系统中完成对高分辨率高帧率图像的实时处理。
上传时间： 2013-05-19
上传用户：恋天使569
随着电子技术和计算机技术的飞速发展，视频图像处理技术近年来得到极大的重视和长足的发展，其应用范围主要包括数字广播、消费类电子、视频监控、医学成像及文档影像处理等领域。当前视频图像处理主要问题是当处理的数据量很大时，处理速度慢，执行效率低。而且视频算法的软件和硬件仿真和验证的灵活性低。 本论文首先根据视频信号的处理过程和典型视频图像处理系统的构成提出了基于FPGA的视频图像处理系统总体框图；其次选择视频转换芯片SAA7113，完成视频图像采集模块的设计，主要分三步完成：1)配置视频转换芯片的工作模式，完成视频转化芯片SAA7113的初始化：2)通过分析输出数据流的格式标准，来识别奇偶场信号、场消隐信号和有效行数据的开始和结束信号三种控制信号，并根据控制信号，用Verilog硬件描述语言编程实现图像数据的采集；3)分析SRAM的读写控制时序，采用两块SRAM完成图像数据的存储。然后编写软件测试文件，在ISE Simulator仿真环境进行程序测试与运行，并分析仿真结果，验证了数据采集和存储的正确性；最后，对常用视频图像算法的MATLAB仿真，选择适当的算子，采用工具MATLAB、System Generator for DSP和ISE，利用模块构建方式，搭建视频算法平台，实现图像平滑滤波、锐化滤波算法，在Simulink中仿真并自动生成硬件描述语言和网表，对资源的消耗做简要分析。 本论文的创新点是采用新的开发环境System Generator for DSP实现视频图像算法。这种开发视频图像算法的方式灵活性强、设计周期短、验证方便、是视频图像处理发展的必然趋势。
上传时间： 2013-07-28
上传用户：lingzhichao
随着交通工具的迅猛发展，智能交通系统(Intelligent TransportationSystems，简称ITS)在交通管理中受到广泛的关注。而在ITS中，车牌识别(LicensePlate Recognition，简称LPR)是其核心技术。车牌识别系统主要由数据采集和车牌识别算法两个部分组成。由于车牌清晰程度、摄像机性能、气候条件等因素的影响，牌照中的字符可能出现不清楚、扭曲、缺损或污迹干扰，这都给识别造成一定难度。因此，在复杂背景中快速准确地进行车牌定位成为车牌识别系统的难点。 本文研究和设计了一种集图象采集，图象识别，图象传输等于一体的实时嵌入式系统。该平台包括硬件系统设计与应用程序开发两个方面，充分利用TI公司的C6000系列DSP强大的并行运算能力、以及FPGA的灵活时序逻辑控制技术，从硬件方面实现系统的高速运行。 本文的主要工作有两部分组成，具体如下： (1) 在硬件设计方面：实现由A/D、电源、FPGA、DSP以及SDRAM和FLASH所组成的车牌识别系统；设计并完成系统的原理图和印制板图；完成电路板调试，以及完成FPGA．在高速图像采集中的veriIog应用程序开发。 (2) 在软件开发方面：完成Philips公司的SAA7113H的配置代码开发，以及DSP底层的部分驱动程序开发。 该系统能够实现25帧每秒的数字视频流图像数据的输出，并由FPGA负责完成一幅720×572数据量的图像采集。DSP负责系统的嵌入式操作，包括系统的控制和车牌识别算法的实现。 目前，嵌入式车牌识别系统硬件平台已经搭建成功，系统软件代码程序也已经开发完成。本系统能够实现高速图像采集、嵌入式操作与车牌识别算法、UART数据通信等功能，具有速度快、稳定性高、体积小、功耗低等特点，为车牌识别算法提供一个较好的验证平台。
上传时间： 2013-07-30
上传用户：gdgzhym
内部存储器负责计算机系统内部数据的中转、存储与读取，作为计算机系统中必不可少的三大件之一，它对计算机系统性能至关重要。内存可以说是CPU处理数据的“大仓库”，所有经过CPU处理的指令和数据都要经过内存传递到电脑其他配件上，因此内存性能的好坏，直接影响到系统的稳定性和运行性能。在当今的电子系统设计中，内存被使用得越来越多，并且对内存的要求越来越高。既要求内存读写速度尽可能的快、容量尽可能的大，同时由于竞争的加剧以及利润率的下降，人们希望在保持、甚至提高系统性能的同时也能降低内存产品的成本。面对这种趋势，设计和实现大容量高速读写的内存显得尤为重要。因此，近年来内存产品正经历着从小容量到大容量、从低速到高速的不断变化，从技术上也就有了从DRAM到SDRAM，再到DDR SDRAM及DDR2 SDRAM等的不断演进。和普通SDRAM的接口设计相比，DDR2 SDRAM存储器在获得大容量和高速率的同时，对存储器的接口设计也提出了更高的要求，其接口设计复杂度也大幅增加。一方面，由于I/O块中的资源是有限的，数据多路分解和时钟转换逻辑必须在FPGA核心逻辑中实现，设计者可能不得不对接口逻辑进行手工布线以确保临界时序。而另一方面，不得不处理好与DDR2接口有关的时序问题（包括温度和电压补偿）。要正确的实现DDR2接口需要非常细致的工作，并在提供设计灵活性的同时确保系统性能和可靠性。 本文对通过Xilinx的Spartan3 FPGA实现DDR2内存接口的设计与实现进行了详细阐述。通过Xilinx FPGA提供了I/O模块和逻辑资源，从而使接口设计变得更简单、更可靠。本设计中对I/O模块及其他逻辑在RTL代码中进行了配置、严整、执行，并正确连接到FPGA上，经过仔细仿真，然后在硬件中验证，以确保存储器接口系统的可靠性。
上传时间： 2013-06-08
上传用户：fairy0212
由于其很强的纠错性能和适合硬件实现的编译码算法，卷积编码和软判决维特比译码目前已经广泛应用于卫星通信系统。然而随着航天事业的发展，卫星有效载荷种类的增多和分辨率的不断提高，信息量越来越大。如何在低信噪比的功率受限信道条件下提高传输速率成为目前亟待解决的问题。本论文结合在研项目，在编译码算法、编译码器的设计与实现、编译码器性能提高三个方面对卷积编码和维特比译码进行了深入研究，并进一步介绍了使用VHDL语言和原理图混合输入的方式，实现一种(7,3/4)增信删余方式的高速卷积编码器和维特比译码器的详细过程；然后将设计下载到XILINX的Virtex2 FPGA内部进行功能和时序确认，最终在整个数据传输系统中测试其性能。本文所实现的维特比译码器速率达160Mbps，远远高于目前国内此领域内的相关产品速率。 首先，论文具体介绍了卷积编码和维特比译码的算法，研究卷积码的各种参数(约束长度、生成多项式、码率以及增信删余等)对其译码性能的影响；针对项目需求，确定卷积编码器的约束长度、生成多项式格式、码率和相应的维特比译码器的回归长度。 其次，论文介绍了编解码器的软、硬件设计和调试一根据已知条件，使用VHDL语言和原理图混合输入的方式设计卷积编码和维特比译码的源代码和原理图，分别采用功能和电路级仿真，确定卷积编码和维特比译码分别需要占用的资源，考虑卷积编码器和维特比译码器的具体设计问题，包括编译码的基本结构，各个模块的功能及实现策略，编译码器的时序、逻辑综合等；根据软件仿真结果，分别确定卷积编码器和维特比译码器的接口、所需的FPGA器件选型和进行各自的印制板设计。利用卷积码本身的特点，结合FPGA内部结构，采用并行卷积编码和译码运算，设计出高速编译码器；对软、硬件分别进行验证和调试，并将验证后的软件下载到FPGA进行电路级调试。 最后，论文讨论了卷积编码和维特比译码的性能：利用已有的测试设备在整个数据传输系统中测试其性能(与没有采用纠错编码的数传系统进行比对)；在信道中加入高斯白噪声，模拟高斯信道，进行误码率和信噪比测试。
上传时间： 2013-04-24
上传用户：mingaili888
随着数字电子技术的发展，数字信号处理的理论和技术广泛的应用于通讯、语音处理、计算机和多媒体等领域。快速傅立叶变换(FFT)使离散傅立叶变换的运算时间缩短了几个数量级，在数字信号处理领域被广泛应用。FFT已经成为现代信号处理的重要手段之一。 现场可编程门阵列(FPGA)是近年来迅速发展起来的新型可编程器件。随着它的不断应用和发展，也使电子设计的规模和集成度不断提高。同时基于FPGA实现FFT的设计方法和思想被提出。本次设计的目的是快速傅立叶变换(FFT)的FPGA实现。 此文在分析了快速傅立叶算法的基础上，提出了一种频率抽取基4 FFT的FPGA设计方案，针对现有FFT的FPGA实现过程中蝶形运算需要频繁乘以多个旋转因子提出了改进方法，减少了旋转因子的乘法次数和存储空间，加快了蝶形运算的速度，设计的地址映射方法，无需运算即可得到所需数据的存放地址，并结合采用乒乓结构和流水线方式，来提高快速傅立叶变换(FFT)FPGA实现的速度。描述了一片FPGA芯片内完成了整个FFT处理器的电路设计，经过模块时序仿真和数据的验证及测试，达到工作在50MHz时钟频率的设计要求。最后对后续设计做了描述，并对用FPGA实现FFT做了展望。
上传时间： 2013-04-24
上传用户：ykykpb
PDF格式的1602液晶的中文资料，包括时序图，字符手册，和1602液晶的基本连接方式......
上传时间： 2013-04-24
上传用户：W51631
本文针对目前国内外基于FPGA实现模糊控制器的理论、EDA软件工具的使用以及FPGA 技术的发展，对模糊控制器的设计作了有益的探索，并达到了预期的实验效果。文章综述了模糊控制理论的产生、发展、应用现状以及今后的发展方向；介绍了模糊逻辑、模糊控制的基本原理和模糊控制器的结构；阐述了常规模糊控制器的设计过程。文章介绍了运用 VHDL语言进行模糊控制器的设计过程。对模糊控制过程中隶属度函数的存储采用了分段存储法，其设计方法简单，提高了运算速度和运算精度。采用了“最大－最小”函数法简化了模糊控制规则的推理过程。运用“倒数相乘法”实现除法器的设计，能够实现任意数的除法运算，且精度较高。并以模糊空调温度控制器为例进行了理论说明和模糊设计，并给出了相应的VHDL代码。整体设计及其各个模块都在ALTERA公司的EDA 工具Quartus Ⅱ和Modelsim SE平台上进行了逻辑综合及功能时序仿真，综合与仿真的结果表明，基于FPGA的模糊控制器芯片消耗较少的硬件资源，达到了较高的设计性能，在速度和资源利用率方面均达到了较优的状态，通过在 FPGA开发板上的验证与测试，测试结果表明，所设计的模糊控制器可满足实时模糊控制的要求。关键词：模糊逻辑 模糊控制器 VHDL FPGA
上传时间： 2013-04-24
上传用户：003030
