时序收敛

时序收敛（英语：Timingclosure）是现场可编程逻辑门阵列、专用集成电路等集成电路设计过程中，调整、修改设计，从而使得所设计的电路满足时序要求的过程。

资源总数

500

时序收敛热门资料

查看全部 500 份 →

里面收录了19个经典汇编案例例！电子时钟，动画！图形变换！

2014-12-03 63 时序收敛

这一系列是我平时收集的pascal深入核心编程，希望对大家有帮助，开发环境是delphi

2015-03-27 52 时序收敛

这一系列是我平时收集的pascal深入核心变成，希望对大家有帮助，开发环境是delphi

2013-12-29 80 时序收敛

这一系列是我平时收集的pascal深入核心变成，希望对大家有帮助，开发环境是delphi

2015-03-27 98 时序收敛

这一系列是我平时收集的pascal深入核心编程，希望对大家有帮助，开发环境是delphi

2013-12-16 152 时序收敛

这一系列是我平时收集的pascal深入核心编程，希望对大家有帮助，开发环境是delphi

2014-01-27 57 时序收敛

本人刚学习DSP时收集一些DSP入门级的资料，包括CMD，head等文件的详细讲解，希望对初学者有所帮助

2013-12-18 185 时序收敛

2016-09-28 173 时序收敛