时序收敛

时序收敛（英语：Timingclosure）是现场可编程逻辑门阵列、专用集成电路等集成电路设计过程中，调整、修改设计，从而使得所设计的电路满足时序要求的过程。

资源总数
500

时序收敛 热门资料

查看全部 500 份 →

DS1302时钟编程，模块话编程，方便移植，不用再去研究复杂的单总线操作，直接调用就行，我经常用的，很不错！

2025-03-30 6 时序收敛

能够较为快速的实现时钟功能，对于时钟编写提供了一点思路，这是用matlab编写的，不过跟C语言差不多

2025-04-05 5 时序收敛

收集的GA的一些源程序，包括交叉选择变异之类的一些。可以在MATLAB下直接使用的。学习遗传算法的可以看看。

2014-11-30 125 时序收敛