时序收敛

时序收敛（英语：Timingclosure）是现场可编程逻辑门阵列、专用集成电路等集成电路设计过程中，调整、修改设计，从而使得所设计的电路满足时序要求的过程。

资源总数
500

时序收敛 热门资料

查看全部 500 份 →

时序控制器程序，51汇编，作用：分时接通/断开各路加热板（有24路），防止大电流对电网过冲击。

2016-12-16 85 时序收敛