时序收敛

时序收敛(英语:Timingclosure)是现场可编程逻辑门阵列、专用集成电路等集成电路设计过程中,调整、修改设计,从而使得所设计的电路满足时序要求的过程。

资源总数
500

时序收敛 热门资料

查看全部 500 份 →

这是一个udp接收程序,包括了图形界面,和获得发送udp的ip地址,可以在jbuilder上运行,项目使用过,需要的话根据需求略加修改即可

2014-01-18 71 时序收敛

AVR单片机SPI接收程序,改程序开发环境是CVAVR。该软件具有强大的代码生成能力,大家可以试着自己生成代码!

2013-12-30 181 时序收敛