时序收敛

时序收敛(英语:Timingclosure)是现场可编程逻辑门阵列、专用集成电路等集成电路设计过程中,调整、修改设计,从而使得所设计的电路满足时序要求的过程。

资源总数
500

时序收敛 热门资料

查看全部 500 份 →

实时程序,对于初学者可以看看 数字I/O的使用 定时器的使用 中断 与PC机进行RS232通信

2013-12-26 151 时序收敛

时钟程序,每天可以定时8个时间,而且还有周末开关,有按键功能

2016-01-08 53 时序收敛

难得一见的51单片机时间程序完整资料,涵盖精准延时与定时器配置技巧,适用于嵌入式开发实战。

2026-03-09 2 时序收敛