时序收敛
时序收敛（英语：Timingclosure）是现场可编程逻辑门阵列、专用集成电路等集成电路设计过程中，调整、修改设计，从而使得所设计的电路满足时序要求的过程。
资源总数
500
时序收敛 热门资料
查看全部 500 份 →该文给出线性方程组改进的Gauss-Seidel迭代（被称之为IMGS方法）对于H矩阵的收敛性定理
该文给出线性方程组改进的Gauss-Seidel迭代（被称之为IMGS方法）对于H矩阵的收敛性定理
2014-11-14
73
我收集的关于PC定时器的文章
我收集的关于PC定时器的文章，一共8篇，都可以用VC实现，定时精度从1ns到1ms都有，应该对需要在WINDOWS下精确定时的兄弟姐妹们有所帮助的。
2016-03-29
195
串口在DMA模式下有时接收异常
客户反馈在使用STM32F205的串口工作在DMA模式时，有时能够接收数据，有时完全没有数据，但如果换成中断模式来接收又能100%正常收到数据。
2022-02-22
7