在数字电路的设计中
在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以...
时序控制技术资料
📦 资源总数：22070
💻 源代码：38405
🔌 电路图：1
要使计算机有条不紊地工作，对各种操作信号的产生时间、稳定时间、撤销时间及相互之间的关系都有严格的要求。对操作信号施加时间上的控制，称为时序控制。只有严格的时序控制，才能保证各功能部件组合有机的计算机系统。
🔥 时序控制热门资料
查看全部22070个资源 »基于CPLD的计数器 实现光纤测距
基于CPLD的计数器 实现光纤测距，包含与单片机的时序控制 Verilog 实现 通过仿真...
光速已经太慢了
光速已经太慢了，当前大规模生产的普通数字电路要求时序控制达到皮秒的范围。光 从人的鼻子传输到耳朵所需要的时间大概为 100ps（在 100ps的时间里，光将传输 1.2 英寸）。这样级别的时序控制不但要维持在硅芯片里，而且还必须在级别更大的系统板上实现，比如一个计算机的主板。在这些系统中，将器件互...
关于CPLD程序
关于CPLD程序，采用VHDL语言实现DAC0832的时序控制...
由8031内部定时器1
由8031内部定时器1，按方式1工作，即作为16位定时器使用 每0.05秒钟T1溢出中断一次。P1口的P1.0-P1.7分别接八个发 光二极管。要求编写程序模拟一时序控制装置。开机后第一 秒钟L1，L3亮，第二秒钟L2，L4亮，第三秒钟L5，L7亮，第四 秒钟L6，L8亮，第五秒L1，L3，...
💻 时序控制源代码
查看更多 »📂 时序控制资料分类