建立在数据率转换技术之上的宽带数字侦察接收机要求能够实现高截获概率、高灵敏度、近乎实时的信号处理能力。双信号数据率转换技术是宽带数字侦察接收机关键技术之一，是解决宽带数字接收机中前端高速ADC采样的高速数据流与后端DSP处理速度之间瓶颈问题的可行方案。测频技术以及带通滤波，即宽带数字下变频技术，是实现数据率转换系统的关键技术。本文首先介绍了宽带数字侦察接收关键技术之一的数据率转换技术，着重研究了快速、高精度双信号测频算法以及实验系统硬件实现。论文主要工作如下： (1)分析了现代电子侦察环境下的信号特征，指出宽带数字接收机必须满足宽监视带宽、流水作业以及近实时的响应时间。给出了一种频率引导式的数字接收机方案，简要介绍这种接收机的关键技术——快速、高精度频率估计以及高效的数据率转换。 (2)介绍了FFT技术在测频算法中的应用，比较了FFT专用芯片及其优点和缺点，指出为了满足实时处理要求，必须选用FPGA设计FFT模块。 (3)在分析常规的插值算法基础上，提出了一种单信号的快速插值频率估计方法，只需三个FFT变换系数的实部构造频率修正项，计算量低。该方法具有精度高、测频速率快的特点。 (4)基于DFT理论和自相关理论，提出了结合FFT和自相关的双信号频率估计算法。该方法先用DFT估计其中一个信号的频率和幅度，以此频率对信号解调并对消该频率成分，最后利用自相关理论估计出另一个信号的频率。 (5)基于DFT理论和FFT技术，研究了信号平方与FFT结合的双信号频率估计算法。根据信号中两频率分量的幅度比，只需一次一维平方信号谱峰搜索，就可以得到双信号的和频与差频分量的估计值，并利用插值技术提高测频精度。该算法能够精确地估计频率间隔小的双信号频率，且容易地扩展到复信号，FPGA硬件实现容易。 (6)基于现代谱分析理论，研究了基于AR(2)模型的双信号频率估计算法。方法在利用AR(2)模型系数估计双正弦信号频率之和的同时，利用FFT快速测频算法估计其中强信号分量的频率值。算法仿真验证和性能分析表明了提出的算法能快速高精度地估计双信号频率。 (7)给出了基于频谱重心算法的雷达双信号频率估计的FPGA硬件实现架构，并进行了时序仿真。 (8)讨论了双信号带宽匹配接收系统的硬件设计方案，给出了快速测频及带宽估计模块设计。
上传时间： 2013-06-02
上传用户：youke111
离散余弦变换(DCT)及其反变换(IDCT)在图像编解码方面应用十分广泛，至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等国际标准所采用。由于其计算量较大，软件实现往往难以满足实时处理的要求，因而在很多实际应用中需要采用硬件设计的DCT/IDCT处理电路来满足我们对处理速度的要求。本文所研究的内容就是针对图像处理应用的8×8二维DCT/IDCT处理核的硬件实现。 本文首先介绍了DCT和IDCT在图像处理中的作用和原理，详细说明了DCT变换实现图像压缩的过程，并与其它变换比较说明了用DCT变换实现图像压缩的优势。接着，分析研究了DCT的各种快速算法，总结了前人对DCT快速算法及其实现所做的研究。本文给出了两种性能、资源上有一定差异的二维DCT/IDCT的FPGA设计方案。两种方案均利用DCT的行列分离特性，采用流水线设计技术，将二维DCT/IDCT实现转化为两个一维DCT/IDCT实现。在一维DCT/IDCT设计中，根据图像处理的特点对Loeffler算法的数据流进行了优化，通过合理安排时钟周期数和简化各周期内的操作，大大缩短了关键路径的执行时间，从而提高了流水线的执行速度。最后，对所设计的DCT/IDCT处理核进行了综合和时序仿真。 结果表明，当使用Altera公司的MERCURY系列FPGA器件时，本文设计的方案一能够在116M时钟频率下正确完成8×8的二维DCT或IDCT的逻辑运算，消耗2827个逻辑单元；方案二能够在74M时钟频率下正常工作，消耗1629个逻辑单元。
上传时间： 2013-07-14
上传用户：3291976780
本课题设计和完成了一套基于DSP+FPGA结构的小波变换实时图像处理系统。采用小波算法对图像进行边缘提取、图像增强、图像融合等处理，并在ADSP-BF535上实现了小波算法，分析了其运行小波算法的性能。图像处理的数据量比较大，而且运算比较复杂，DSP的特殊结构和性能很好地满足了系统实现的需要，而FPGA的高速性和灵活性也满足了系统实时性和稳定性的需要，所以采用DSP+FPGA来实现图像处理系统是可靠的，也是可行的。系统的硬件设计以DSP和FPGA为平台，DSP实现算法、管理系统运行、并实现了系统的自启动；FPGA实现一些接口、时序控制等，简化了外围电路，提高了系统的可靠性。结果表明，在ADSP-BF535上实现小波算法，效果良好，而且满足系统实时性的要求。最后，总结了系统的设计和调试经验，对调试时遇到的一些问题进行了分析。
上传时间： 2013-04-24
上传用户：Kecpolo
本文将电路接口技术与硬件可编程技术相结合，提出了用可编程芯片来控制IDE硬盘进行高速数据记录，能够满足机载数据记录设备重量轻、容量大、速度快的要求。 论文对硬盘ATA接口标准进行了研究，对VHDL语言、现场可编程门阵列器件(FPGA)实现硬件电路的原理和方法进行了深入分析，在此基础上完成了基于FPGA的数据记录控制器的设计。文中选择了具有低功耗、低成本、高性能的FPGA芯片(型号为CycloneEP1C3T144C8)，将各功能模块级联成系统在该芯片上完成了控制器系统级的设计与仿真验证，验证结果表明了用FPGA实现高速数据记录控制器的可行性。所设计的VHDL代码经QuartusⅡ综合、布局布线、管脚分配后，在FPGA内部可以达到104.46Mhz的电路工作速度，FPGA与硬盘之间采用ATA接口的UltraDMA模式2传输方式，可以达到33.3MByte/s的突发数据传输率。文中对所用到的FPGA设计技术给予了详细说明，对各功能模块的设计给予了详细阐述，对关键设计给出了VHDL源代码，还讨论了FPGA设计中时序约束的作用，给出了本文所做时序约束的方法。 本文中所论述的工作对以后机载数据记录系统的设计具有重要的铺垫作用。文中在总结所做工作的同时，还对下一步工作提出了有益的建议。
上传时间： 2013-08-05
上传用户：hanli8870
数字式π/4-DQPSK是一种线性窄带调制技术，具有频谱利用率高、频谱特性好、抗衰落性能强、可用非相干解调等突出特点。在移动通信、卫星通信中得到广泛应用。 本文介绍了π/4-DQPSK调制解调的基本原理和各个模块的设计实现；完成了调制解调算法的Matlab仿真设计；采用VHDL硬件描述语言在Xilinx公司的ISE5.2开发环境下设计实现各个模块，通过了时序仿真，实现了正确解调；分析了在实现过程中，采用1bit差分检测了误码率。文章由推出的误码率表达式得到静态高斯噪声下，信噪比为16dB时误码率可达10-8。用Protel99SE进行PCB板设计，完成程序下载进FPGA芯片以及电路调试，其输入符号速率200kbps，调制中频455kHz。测试结果验证了程序的正确，实现了π/4-DQPSK调制解调系统完成预定的目标。
上传时间： 2013-04-24
上传用户：June
本文采用基于运动补偿的算法,对去隔行系统及其FPGA设计作了深入的研究.该系统包括三个关键模块运动估计模块是去隔行系统的设计重点,设计为双向运动估计,采用菱形快速搜索算法,主要分为计算和控制两大部分.计算部分为SAD计算模块,采用累加树和流水线技术;控制部分根据菱形搜索算法的第三步搜索的特点,对比较模块、SAD暂存器等模块做了具体的设计.对于运动补偿模块采用双向补偿的算法,补偿精度为半像素.根据半像素点的位置将运动补偿计算分为四个状态,并通过对四个状态计算特点的分析设计了加法器的结构复用.同时基于视频数据处理的需要,设计了四个具有双体存储结构的内部缓存器,由FPGA内部的嵌入式阵列块实现.根据运动估计模块和运动补偿模块的计算特点,分别对缓存器的结构、读写时序和列序号控制进行设计,有效提高了数据的存取效率.本文对于这三个去隔行系统的关键模块都给出了RTL级设计和模块的功能仿真,并在最后一章中给出了去隔行系统的FPGA设计.
上传时间： 2013-06-11
上传用户：han_zh
本文主要阐述基于FPGA对IEEE802.3快速以太网MAC层功能的实现.首先介绍了以太网协议以及快速以太网接入无源光网EPON的原理,然后重点阐述了MAC层的FPGA设计、仿真及测试.先总体介绍了对整个MAC系统的内部结构、模块划分,再对各个模块的设计进行了详细的描述,接着介绍了开发环境和验证工具,之后给出了测试方案,验证数据、实现结果及时序仿真波形图.最后是对下一步将设计的MAC IP应用于EPON的MAC层协议进行了研究分析,通过数学推导和实例给出了MPCP的DBA算法,并讨论了在MAC核中添加MPCP协议的实现方法.
上传时间： 2013-06-10
上传用户：时代将军
周立功公司做的一个μCOS-II微小内核分析的PPT.是初学很好一个资料，多的就不说了，下了就知道.
上传时间： 2013-07-07
上传用户：66wji
基于ProtelDXP的信号完整性分析基于ProtelDXP的信号完整性分析基于ProtelDXP的信号完整性分析基于ProtelDXP的信号完整性分析基于ProtelDXP的信号完整性分析
上传时间： 2013-04-24
上传用户：CETM008
基于Altium Designer的信号完整性分析教程
上传时间： 2013-07-28
上传用户：极客
