附录 光盘说明 本书附赠的光盘包括各章节实例的设计工程与源码，所有工程在下列软件环境下运行通过： ? Windows XP SP2 ? MATLAB ? Altera Quartus II ? synplify8.4 ? modelsim_ae6.1 光盘目录与实例名称的对应关系如下： cht02文件夹中存放的是书中第2章中的例子，读者可以将一些简单例子的代码 拷贝到MATLAB命令窗口进行运行，也可以把一些复杂的例子做成一个单独 的*.m文件然后运行、调试(要将每行前的“>>”删除)。 cht04文件夹存放的是书中第4章的例子代码。每个例子都建立了一个单独的文件夹， 除了存放与例子相关的代码外，还对各个例子建立了Quartus II工程，编制了仿真测试向量，并对例子进行了编译、综合、布局布线和时序仿真。 cht05文件夹中存放的是一个完整的正弦波频率产生的例子，即书中5.4.1节中的代码， 读者可以应用这些代码建立自己的项目，按照书中介绍的方法，获得完整的项目设计经验。 注意事项： 光盘中的源代码为作者编写，并调试通过，有兴趣的读者可以在此基础上进行二次开发，但请不要用作商业用途。
上传时间： 2013-12-05
上传用户：zhaiye
本文研究了SMBus 规范，介绍了典型的基于片上系统（SoC）设计的知识产权核（IP）实现，采用自顶向下 (Top-down)的集成电路设计方法完成了设计，并架构了基于总线功能模型(BFM)的验证平台 完成功能仿真，顺利完成了逻辑综合和时序仿真。FPGA 验证和投片后测试均表明设计具有 良好的性能。
标签： SMBus
上传时间： 2013-11-28
上传用户：xuanchangri
同步数字复接的设计及其FPGA实现 在简要介绍同步数字复接基本原理的基础上，采用VHDL语言对同步数字复接各组成模块进行了设计，并在ISE集成环境下进行了设计描述、综合、布局布线及时序仿真，取得了正确的设计结果，同时利用中小容量的FPGA实现了同步数字复接功能。 基群速率数字信号的合成设备和分接设备是电信网络中使用较多的关键设备，在数字程控交换机的用户模块、小灵通基站控制器和集团电话中都需要使用这种同步数字复接设备。近年来，随着需要自建内部通信系统的公司和企业不断增多，同步数字复接设备的使用需求也在增加。FPGA(现场可编程门阵列)器件的高性能简化了数字通信系统的设计与实现。本文基于FPGA的技术特点，结合数字复接技术的基本原理，实现了基群速率(2048kbps)数字信号的数字分接与复接。
上传时间： 2013-12-19
上传用户：ommshaggar
系统使用EDA技术设计了交通灯控制器，采用硬件描述语言VHDL按模块化方式进行设计，然后进行编程，时序仿真等。
上传时间： 2017-08-10
上传用户：ruixue198909
实验内容： 1.利用QuartusII的"MegaWizard Plug-In Manager", 设计输入数据宽度是4bit的ADD、SUB、MULT、DIVIDE、COMPARE 把它们作为一个project,DEVICE选用EPF10K70RC240-4，对它们进行 时序仿真，将仿真波形（输入输出选用group）文件提交。 2.利用QuartusII的"MegaWizard Plug-In Manager"中的LPM_COUNTER， 设计一个20bit的up_only COUNTER, 要求该COUNTER在FE0FA和FFFFF之间自动循环计数； 分析该COUNTER在EPM7128SLC84-7、EPM7128SLC84-10、 和EPF10K70RC240-2、EPF10K70RC240-4几种芯片中的最大工作频率； 请将计数器的输出仿真波形文件提交（特别注意在0FFFFCH--0FE0FFH之间的仿真波形图）。 （仅EPF10K70RC240-4芯片,最大允许Clock频率下）。
标签： 实验
上传时间： 2016-10-18
上传用户：jack
关于Xilinx IS（14.2）简单使用方法介绍安装ISE软件基本上是一路点击鼠标就是，但必须安装注册表文件，可在网上查找，可能是一个生成注册表文件或注册表文件（license），功能仿真是在设计输入后进行；时序仿真是在逻辑综合后或布局布线后进行。（系统差不多占20GB硬盘）1创建工程文件（New Projiect）File New Projiect。如输入文件名：Two20ne.在上图点击Next键，弹出如下窗口，设置一些参数，如下图所示：创建资源文件（New Source）ProjectNew Source。如输入文件名：One2Two.选择模型，如Verilog Module，输入HDL语言，或输入原理图。或Project>Add Source，，增加已存在的资源文件（*v）。实例：二选一电路。点击Next键，弹出如下窗口，
上传时间： 2022-06-17
上传用户：shjgzh
21世纪是信息快速发展的时代，随着计算机网络的应用越来越广泛，网络安全也逐渐成为人们普遍关注的课题。可以预言，今后的社会将进入全面的网络时代和信息共享时代，因此，网络安全极其重要，只有安全的网络才能保证网络生活能够有序进行、网络系统不遭破坏、信息不被窃取、网络服务不被非法中断等。为了保证计算机网络的可靠性、可用性、完整性、保密性和真实性等安全性，不仅要保证计算机网络设备安全和计算机网络系统安全，还要保护数据的安全。对数据实施安全的加密算法是保护数据安全的有效手段。AES（advanced encryption standard）是美国国家标准和技术研究所宣布采用的高级加密标准，可以预测，AES在今后很长的一段时间内将会在信息安全中扮演重要的角色，因此对AES算法实现的研究成为国内外的热点，它将会在信息安全领域得到广泛的应用。AES在实现方面具有速度快、可并行处理、对处理器的结构无特殊要求，算法设计相对简单，分组长度可以改变，而且具有很好的可扩充性。AES算法的这些特点使得选用FPGA来实现AES算法具有很好的优越性，本文就是针对AES算法的FPGA实现进行研究。本文介绍了用FPGA实现AES算法所用的开发工具、开发语言和所选用的芯片，还具体介绍了AES算法的硬件实现方式，在此基础上，着重阐述了AES算法FPGA实现的总体设计框图，并对各个部分的设计分别给与介绍，给出了实现加密解密的时序仿真和设计结果。
上传时间： 2022-06-18
上传用户：shjgzh
Max+plusⅡ是Altera公司提供的FPGA/CPLD开发集成环境，Altera是世界上最大可编程逻辑器件的供应商之一。Max+plusⅡ界面友好，使用便捷，被誉为业界最易用易学的EDA软件。在Max+plusⅡ上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程，它提供了一种与结构无关的设计环境，是设计者能方便地进行设计输入、快速处理和器件编程。
标签： 计算机组成原理
上传时间： 2013-05-21
上传用户：eeworm
ispLEVER2.0是一套完整的EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图件。软件支持原有Lattice公司的GAL、ispLSI、MACH、ispGDX、ORCA2、ORCA3、ORCA4和最新的ispMACH器件。Xilinx.ISE.Design.Suite（北京市电子设计竞赛指定软件）
上传时间： 2013-05-20
上传用户：eeworm
基于FPGA芯片的功能仿真平台构建及静态时序分析
上传时间： 2013-06-28
上传用户：qilin
