我近期计划陆续整理出以下几个方面的学习笔记:初学 ModelSimSE 时被迷糊了几天的若干概念;在 ModelSimSE 中添加 ALTERA 仿真库的详细步骤;用 ModelSimSE 进行功能仿真和时序仿真的方法(ALTERA 篇);ModelSimSE 中常用到的几个命令及 DO文件的学习笔记;近来学到的几招 TestBench 的技巧
上传时间: 2013-10-12
上传用户:18602424091
本系统使用VHDL语言进行设计,采用自上向下的设计方法。目标器件选用Xilinx公司的FPGA器件,并利用Xilinx ISE 7.1 进行VHDL程序的编译与综合,然后用Modelsim Xilinx Edition 6.1进行功能仿真和时序仿真。
上传时间: 2016-01-21
上传用户:541657925
sdram控制器,经过时序仿真,功能正确
上传时间: 2016-02-05
上传用户:气温达上千万的
CPU设计中的controlunit源码,其中附带了时序仿真。通过Sequencing Logic 产生 control_signals,具体的信号可在controlsignal.mif文件中直接修改。
标签: controlunit CPU 源码
上传时间: 2016-05-25
上传用户:com1com2
摘 要: 数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括 11 个模块 ,各模块由相应的 VHDL 程序具体实现并分别进行了 MAX + PLUS II 时序仿真. 最后 ,在 MAX + PLUS Ⅱ环境下进行了整体电路的模拟仿真 ,结果表明 ,整个设计满足要求.
上传时间: 2016-06-22
上传用户:AbuGe
使用Quartus II设计FPGA的应用设计实例 “\Example-b3-1\uart_regs\src”目录下为设计源文件 “\Example-b3-1\uart_regs\core”目录下为Altera的IP宏功能模块 “\Example-b3-1\uart_regs\sim\funcsim”目录下为功能仿真文件 “\Example-b3-1\uart_regs\sim\parsim”目录下为时序仿真文件 “\Example-b3-1\uart_regs\dev”目录下为工程文件(包含了约束、综合、布局布线的过程文件和结果文件)
标签: Example-b 61548 uart_regssrc Quartus
上传时间: 2016-07-18
上传用户:wlcaption
本实验教程选用Xilinx公司的产品X9572,与之配套的开发软件为ISE4.1i,可进行原理图的输入和VHDL硬件描述语言的输入,并且可利用Modelsim进行功能仿真和时序仿真。
上传时间: 2016-09-05
上传用户:lgnf
关于如何在modelsim中进行设置,使它能对Altera芯片的进行功能及时序仿真。
标签: modelsim
上传时间: 2013-12-23
上传用户:冇尾飞铊
利用QuartusII的"MegaWizard Plug-In Manager", 设计输入数据宽度是4bit的ADD、SUB、MULT、DIVIDE、COMPARE 把它们作为一个project,DEVICE选用EPF10K70RC240-4,对它们进行 时序仿真,将仿真波形(输入输出选用group)在一页纸上打印出来。 2.利用QuartusII的"MegaWizard Plug-In Manager"中的LPM_COUNTER, 设计一个20bit的up_only COUNTER, 要求该COUNTER在FE0FA和FFFFF之间自动循环计数; 分析该COUNTER在EPM7128SLC84-7、EPM7128SLC84-10、和EPF10K70RC240-2、 EPF10K70RC240-4几种芯片中的最大工作频率; 请将计数器的输出值在FFFFC--FE0FF之间的仿真波形打印出来 (仅EPF10K70RC240-4芯片,最大允许Clock频率下)。
标签: MegaWizard QuartusII Manager COMPARE
上传时间: 2016-12-26
上传用户:王者A
练习用VHDL设计逻辑,用VHDL设计一个3-8译码器,对其进行时序仿真
上传时间: 2014-01-14
上传用户:1966640071