无线音乐门铃资料采用STC89C51单片机作为主控制器，外部加上三极管驱动放音设备，超再生无线模块实现无线的链接
上传时间： 2022-07-21
上传用户：zhanglei193
继电保护装置是保证电力系统安全稳定运行的重要装置之一，近几年来，随着变电站综合自动化技术的发展及其在全国变电站的推广，研究和开发集保护、测量、控制和通讯于一体的微机测控保护装置已成为各国电力部门的普遍要求。 本文首先对研究丌发的35kV线路微机测控保护装置的软硬件做了简述，介绍了本装置所采用的保护算法，并给出了保护的流程图和逻辑框图。随后介绍了我国变电站自动化通信系统中正在应用的几种常用电力远动规约，详细介绍了目前使用比较广泛的继电保护通信规约IEC 60870-5-103，对规约的应用层功能、链路传输规则、103规约三层参考模型及通讯帧格式进行了详细的分析，并给出了103规约在35kV线路微机测控保护装置上的实现，上位机软件基于Visual C++6.0编程，采用SQLServer作为数据库服务器软件。 最后，本文对装置进行了专业测试，测试结果表明，本装置能实现基本的保护功能以及实现遥控、遥信、遥测等通信功能，与传统微机保护装置相对比本装置具有测量精度高、动作迅速可靠、可以进行远程通信等优点。
上传时间： 2013-04-24
上传用户：huyanju
随着信息技术的飞速发展，数据吞吐量急剧增长，要求有更高的传输速度，来满足大量数据的传输，而原有的并行数据传输总线结构上存在自身无法克服的缺陷，在高频环境下容易串扰，而增大误码率。SATA串行总线技术应运而生。作为一种新型的总线接口，它提供了高达3.0Gbps的数据传输速率，使用8B/10B编码格式，采用LVDS NRZ串行数据传输方式，有良好的抗干扰性能，有更强的达到32位的循环冗余校验，并且提供了良好的物理接口特性，支持热拔插，代表着计算机总线接口技术的发展方向。FPGA作为一种低功耗的半导体器件，在高频工作环境中有优良的性能，将处理器与低功耗FPGA结合起来使用是数据存储应用的趋势，这样能够使得接口方案更加灵活。而在众多FPGA器件中，Xilinx公司的Virtex-4平台内部集成了PowerPC高性能处理器，并且其中提供了Rocket IO MGT这种嵌入式的多速率串行收发器，能够以6.25-622Mb/s的速度传送数据，并且支持包括SATA协议在内的多种串行通信协议。 本文从物理层、链路层、传输层分析了SATA1.0技术的接口协议，在此基础提出满足协议需求和适合FPGA设计的设计方案，并给出总体设计框图，依照FPGA的设计方法，采用Xilinx公司的Virtex-4设计了一个符合SATA1.0接口协议的嵌入式存储装置，实现数据的存储，仿真运行结果正常。
上传时间： 2013-04-24
上传用户：sz_hjbf
射频识别(Radio Frequency Identification，RFID)是一种允许非接触式数据采集的自动识别技术。其中工作在超高频(Ultra High Frequency，UHF)频段的无源RFID系统，由于在物流与供应链管理等领域的潜在应用，近年来得到了人们的广泛关注。这种系统所使用的无源标签具有识别距离长、体积小、成本低廉等突出特点。目前在市场上出现了各种品牌型号的UHF RFID无源标签，由于不同品牌型号的标签在设计与制造工艺上的差异，这些标签在性能表现上各不相同，这就给终端用户选择合适自己应用的标签带来了困难。RFID基准测试就是在实际部署RFID系统前对RFID标签的性能进行科学评估的有效手段。然而为了在常规实验室条件下得到准确公正的测试结果，需要对基准测试的性能指标及测试方法学开展进一步的研究。本文正是研究符合EPC Class1 Gen2标准的RFID标签基准测试。 本文首先分析了当前广泛应用的超高频无源RFID标签基准测试性能指标与测试方法上的局限性与不足之处。例如，在真实的应用环境中，由于受到各种环境因素的影响，对同一品牌型号的标签，很难得到一致的识读距离测试结果。另外，在某些测试场景中，使用识读速率作为测试指标，所得到的测试结果数值非常接近，以致分辨度不足以区分不同品牌型号标签的性能差异。在这些分析基础上，本文把路径损耗引入了RFID基准测试，通过有限点的测量与数据拟合分别得到不同类型标签的路径损耗方程，结合读写器天线的辐射方向图，进一步得到各种标签受限于读写器接收灵敏度的覆盖区域。无源标签由于其被动式能量获取方式，其实际工作区域仍然受限于前向链路。本文通过实验测试出这些标签的最小激活功率后，得出了各种标签在一定读写器发射功率下的激活区域。完成这些步骤后，根据这两种区域的交集可以确定标签的工作区域，从而进行标签间的比较并达到基准测试的目的，并能找出限制标签工作范围的瓶颈。 本文最后从功率损耗的角度研究了标签之间的相互干扰，为用户在密集部署RFID标签的场景中设置标签之间的最小间隔距离具有重要的参考意义。
上传时间： 2013-04-24
上传用户：hbsunhui
随着网络技术的飞速发展，办公楼宇或住宅小区的用电管理也正逐步走向智能化、网络化。论文针对传统的电表系统具有抗干扰能力差、计量不精确、人工抄表费时费力、功能单一等缺点，提出了一套基于以太网传输的三相电量采集系统。该系统采用电能计量芯片CS5460A负责采集电量，AT89S53单片机作为数据处理的核心部件，通过SPI总线传送电流、电压、有功、无功等实时测量值，并用以太网控制器ENC28J60，实现以太网通信，配合上位机显示，对电能进行集中管理。 本系统采用电子计量芯片代替传统的机械脉冲式电能表，并结合用电特性，使得电能计量精度大大提高，电量统计也更加精确。电能表输出的脉冲信号经过网络模块的统计换算之后，通过以太网传输给管理计算机，使得传输距离大大增加。用电量信息经过统计计算存入数据库，可以生成一个用户用电报表并可打印出来，这样可有效的把电能计量、收费管理、用电过程管理等功能集于一体。采用以太网总线控制，不仅减少了布线的成本和难度，且利于数据在局域网内的共享。 本文首先对当前电子式电能表的发展情况、技术特点作了一个简单的概述。其次阐述了系统的硬件电路设计及系统软件设计，并对以太网通信的重要依据-TCP/IP协议作了全面的分析，介绍了TCP/IP协议的四个协议层：链路层、网络层、传输层和应用层及其具体实现方法，精简了TCP/IP协议。最后简单介绍了上位机上的管理软件设计。
上传时间： 2013-06-09
上传用户：youth25
现代的计算机追求的是更快的速度、更高的数据完整性和灵活性。无论从物理性能，还是从电气性能来看，现今的并行总线都已出现了某些局限，无法提供更高的数据传输率。而SATA以其传输速率快、支持热插拔、可靠的数据传输等特点，得到各行业越来越多的支持。 目前市场上的SATA IP CORE都是面向IC设计的，不利于在FPGA上集成，因此，本文在Xilinx公司的Virtex5系列FPGA上实现SATAⅡ协议，对SATA技术的推广、国内逻辑IP核的发展都有一定的意义。 本文将SATAⅡ协议的FPGA实现划分成物理层、链路层、传输层和应用层四个模块。提出了物理层串行收/发器设计以及物理链路初始化方案。分析了链路层模块结构，给出了作为SATAⅡ链路层核心的状态机的设计。为满足SATAⅡ协议3．0Gbps的速率，采用扩大数据处理位宽的方法，设计完成了链路层的16b/20b编码模块，同时为提高数据传输可靠性和信号的稳定性，分别实现了链路层CRC校验模块和并行扰码模块。在描述协议传输层的模块结构的基础上，给出了作为传输层核心的状态机的设计，并以DMA DATA OUT命令的操作为例介绍了FIS在传输层中的处理过程。完成了命令层协议状态机的设计，并实现了SATAⅡ新增功能NCQ技术，从而使得数据传输更加有效。最后为使本设计应用更加广泛，设计了基于AHB总线的用户接口。 本设计采用Verilog HDL语言对需要实现的电路进行描述，并使用Modelsim软件仿真。仿真结果表明，本文设计的逻辑电路可靠稳定，与SATAⅡ协议定义功能一致。
上传时间： 2013-06-16
上传用户：cccole0605
当今，移动通信正处于向第四代通信系统发展的阶段，OFDM技术作为第四代数字移动通信(4G)系统的关键技术之一，被包括LTE在内的众多准4G协议所采用。IDFT/DFT作为OFDM系统中的关键功能模块，其精度对基带解调性能产生着重大的影响，尤其对LTE上行所采用的SC_FDMA更是如此。为了使定点化IDFT/DFT达到较好的性能，本文采用数字自动增益控制(DAGC)技术，以解决过大输入信号动态范围所造成的IDFT/DFT输出信噪比(SNR)恶化问题。 首先，本文简单介绍了较为成熟的AAGC(模拟AGC)技术，并重点关注近年来为了改善其性能而兴起的数字化AGC技术，它们主要用于压缩ADC输入动态范围以防止其饱和。针对基带处理中具有累加特性的定点化IDFT/DFT技术，进一步分析了AAGC技术和基带DAGC在实施对象，实现方法等上的异同点，指出了基带DAGC的必要性。 其次，根据LTE协议，搭建了从调制到解调的基带PUSCH处理链路，并针对基于DFT的信道估计方法的缺点，使用简单的两点替换实现了优化，通过高斯信道下的MATLAB仿真，证明其可以达到理想效果。仿真结果还表明，在不考虑同步问题的高斯信道下，本文所搭建的基带处理链路，采用64QAM进行调制，也能达到在SNR高于17dB时，硬判译码结果为极低误码率(BER)的效果。 再次，在所搭建链路的基础上，通过理论分析和MATLAB仿真，证明了包括时域和频域DAGC在内的基带DAGC具有稳定接收链路解调性能的作用。同时，通过对几种DAGC算法的比较后，得到的一套适用于实现的基带DAGC算法，可以使IDFT/DFT的输出SNR处于最佳范围，从而满足LTE系统基带解调的要求。针对时域和频域DAGC的差异，分别选定移位和加法，以及查表的方式进行基带DAGC算法的实现。 最后，本文对选定的基带DAGC算法进行了FPGA设计，仿真、综合和上板结果说明，时域和频域DAGC实现方法占用资源较少，容易进行集成，能够达到的最高工作频率较高，完全满足基带处理的速率要求，可以流水处理每一个IQ数据，使之满足基带解调性能。
上传时间： 2013-05-17
上传用户：laozhanshi111
SATA接口是新一代的硬盘串行接口标准，和以往的并行硬盘接口比较它具有支持热插拔、传输速率快、执行效率高的明显优势。SATA2．0是SATA的第二代标准，它规定在数据线上使用LVDS NRZ串行数据流传输数据，速率可达3Gb/s。另外，SATA2．0还具有支持NCQ（本地命令队列）、端口复用器、交错启动等一系列技术特征。正是由于以上的种种技术优点，SATA硬盘业已被广泛的使用于各种企业级和个人用户。 硬盘作为主要的信息载体之一，其信息安全问题尤其引起人们的关注。由于在加密时需要实时处理大量的数据，所以对硬盘数据的加密主要使用带有密钥的硬件加密的方式。因此将硬盘加密和SATA接口结合起来进行设计和研究，完成基于SATA2．0接口的加解密芯片系统设计具有重要的使用价值和研究价值。 本论文首先介绍了SATA2．0的总线协议，其协议体系结构包括物理层、链路层、传输层和命令层，并对系统设计中各个层次中涉及的关键问题进行了阐述。其次，本论文对ATA协议和命令进行了详细的解释和分析，并针对设计中涉及的命令和对其做出的修改进行了说明。接着，本论文对SATA2．0加解密控制芯片的系统设计进行了讲解，包括硬件平台搭建和器件选型、模块和功能划分、系统工作原理等，剖析了系统设计中的难点问题并给出解决问题的方法。然后，对系统数据通路的各个模块的设计和实现进行详尽的阐述，并给出各个模块的验证结果。最后，本文简要的介绍了验证平台搭建和测试环境、测试方法等问题，并分析测试结果。 本SATA2．0硬盘加解密接口电路在Xilinx公司的Virtex5 XC5VLX50T FPGA上进行测试，目前工作正常，性能良好，已经达到项目性能指标要求。本论文在SATA加解密控制芯片设计与实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：JIUSHICHEN
并行总线PATA从设计至今已快20年历史，如今它的缺陷已经严重阻碍了系统性能的进一步提高，已被串行ATA(Serial ATA)即SATA总线所取代。SATA作为新一代磁盘接口总线，采用点对点方式进行数据传输，内置数据/命令校验单元，支持热插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的传输速度。目前SATA已在存储领域广泛应用，但国内尚无独立研发的面向FPGA的SATAIP CORE，在这样的条件下设计面向FPGA应用的SATA IP CORE具有重要的意义。 本论文对协议进行了详细的分析，建立了SATA IP CORE的层次结构，将设备端SATA IP CORE划分成应用层、传输层、链路层和物理层；介绍了实现该IPCORE所选择的开发工具、开发语言和所选用的芯片；在此基础上着重阐述协议IP CORE的设计，并对各个部分的设计予以分别阐述，并编码实现；最后进行综合和测试。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)实现了1.5Gbps的串行传输链路；设计满足协议需求、适合FPGA设计的并行结构，实现了多状态机的协同工作：在高速设计中，使用了流水线方法进行并行设计，以提高速度，考虑到系统不同部分复杂度的不同，设计采用部分流水线结构；采用在线逻辑分析仪Chipscope pro与SATA总线分析仪进行片上调试与测试，使得调试工作方便快捷、测试数据准确；严格按照SATA1.0a协议实现了SATA设备端IP CORE的设计。 最终测试数据表明，本论文设计的基于FPGA的SATA IP CORE满足协议需求。设计中的SATA IP CORE具有使用方便、集成度高、成本低等优点，在固态电子硬盘SSD(Solid-State Disk)开发中应用本设计，将使开发变得方便快捷，更能够适应市场需求。
上传时间： 2013-06-21
上传用户：xzt
国家863项目“飞行控制计算机系统FC通信卡研制”的任务是研究设计符合CPCI总线标准的FC通信卡。本课题是这个项目的进一步引伸，用于设计SCI串行通信接口，以实现环上多计算机系统间的高速串行通信。 本文以此项目为背景，对基于FPGA的SCI串行通信接口进行研究与实现。论文先概述SCI协议，接着对SCI串行通信接口的两个模块：SCI节点模型模块和CPCI总线接口模块的功能和实现进行了详细的论述。 SCI节模型包含Aurora收发模块、中断进程、旁路FIFO、接受和发送存储器、地址解码、MUX。在SCI节点模型的实现上，利用FPGA内嵌的RocketIO高速串行收发器实现主机之间的高速串行通信，并利用Aurora IP核实现了Aurora链路层协议；设计一个同步FIFO实现旁路FIFO；利用FPGA上的块RAM实现发送和接收存储器；中断进程、地址解码和多路复合分别在控制逻辑中实现。 CPCI总线接口包括PCI核、PCI核的配置模块以及用户逻辑三个部分。本课题中，采用FPGA+PCI软核的方法来实现CPCI总线接口。PCI核作为PCI总线与用户逻辑之间的桥梁：PCI核的配置模块负责对PCI核进行配置，得到用户需要的PCI核；用户逻辑模块负责实现整个通信接口具体的内部逻辑功能；并引入中断机制来提高SCI通信接口与主机之间数据交换的速率。 设计选用硬件描述语言VerilogHDL和VHDL，在开发工具Xilinx ISE7.1中完成整个系统的设计、综合、布局布线，利用Modelsim进行功能及时序仿真，使用DriverWorks为SCI串行通信接口编写WinXP下的驱动程序，用VC++6.0编写相应的测试应用程序。最后，将FPGA设计下载到FC通信卡中运行，并利用ISE内嵌的ChipScope Pro虚拟逻辑分析仪对设计进行验证，运行结果正常。 文章最后分析传输性能上的原因，指出工作中的不足之处和需要进一步完善的地方。
上传时间： 2013-04-24
上传用户：竺羽翎2222
