一个QEP电路的verilog代码。输入信号是光电编码器的A相和B相信号和一个处理时钟，输出的是计数信号和方向信号。
上传时间： 2014-01-21
上传用户：wangdean1101
用于数据块容错编码校验的芯片的RS编码器设计
上传时间： 2016-07-11
上传用户：woshini123456
用于数据块容错编码校验的芯片的RS编码器设计的测试代码
上传时间： 2014-05-29
上传用户：lijinchuan
介绍了中文液晶显示模块3 种常见的操作时序,并针对不同的协议和控制模式,提供了其与单片机4 种不同的接口电路,同时列出了相应的参考程序。实际使用时,可以根据电路设计要求,选择不同的显示接口电路。
上传时间： 2016-07-21
上传用户：恋天使569
基于缓冲器的编码器接口（SSI）扩展方法研究
上传时间： 2014-01-01
上传用户：lnnn30
AB相编码器解码接口、PWM输出SOPC议案及其在运动控制卡和伺服驱动器中的应用
上传时间： 2016-08-06
上传用户：海陆空653
新型电子日历时钟芯片接口电路及程序设计，可用于课程设计
上传时间： 2016-08-10
上传用户：维子哥哥
数据结构课程设计——迷宫问题和哈夫曼编码器
上传时间： 2016-08-15
上传用户：hustfanenze
介绍ByteBlastrII(FPGA下载电路接口)的电路设计,按照电路图自己设计,已经试过,能用.好不容易找来的.Altera原装下载线卖1K多呢
标签： ByteBlastrII Altera FPGA
上传时间： 2014-12-21
上传用户：410805624
FPGA 实现基于ISA接口的3路编码器计数，和3路PWM/DA输出 编码器计数包括倍频、鉴相 PWM实现12位分辨率
上传时间： 2016-08-20
上传用户：edisonfather
