虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

施密特电路

  • 凌力尔特数字系统的线性电路

    凌力尔特数字系统的线性电路—凌力尔特一直致力服务全球模拟产品用户,满足日益增长的严格模拟产品设计的需求。公司具有超强的创新能力,每年推出的新产品超过200款,该公司产品的应用领域包括电信、蜂窝电话、网络产品、笔记本电脑和台式电脑等等。

    标签: 凌力尔特 数字系统 线性电路

    上传时间: 2014-12-23

    上传用户:haohaoxuexi

  • 利用动态密勒补偿电路解决LDO的稳定性问题

    利用动态密勒补偿电路解决LDO的稳定性问题:针对LDO稳压器的稳定性问题,设计了一种新颖的动态密勒补偿电路8与传统方法相比,该电路具有恒定的带宽,大大提高了系统的瞬态响应性能,同时将开环增益提高了,左右使6LDO稳压器具有较高的电压调整率和负载调整率。通过具体投片,验证了该方法的正确性和可行性。关键词:低压降稳压器,动态密勒补偿,稳定性,P型场效应管电容器

    标签: LDO 动态 密勒补偿 电路

    上传时间: 2013-10-24

    上传用户:小宝爱考拉

  • 用verilog设计密勒解码器 一、题目: 设计一个密勒解码器电路 二、输入信号: 1. DIN:输入数据 2. CLK:频率为2MHz的方波

    用verilog设计密勒解码器 一、题目: 设计一个密勒解码器电路 二、输入信号: 1. DIN:输入数据 2. CLK:频率为2MHz的方波,占空比为50% 3. RESET:复位信号,低有效 三、输入信号说明: 输入数据为串行改进密勒码,每个码元持续时间为8μs,即16个CLK时钟;数据流是由A、B、C三种信号组成; A:前8个时钟保持“1”,接着5个时钟变为“0”,最后3个时钟为“1”。 B:在整个码元持续时间内都没有出现“0”,即连续16个时钟保持“1”。 C:前5个时钟保持“0”,后面11个时钟保持“1”。 改进密勒码编码规则如下: 如果码元为逻辑“1”,用A信号表示。 如果码元为逻辑“0”,用B信号表示,但以下两种特例除外:如果出现两个以上连“0”,则从第二个“0”起用C信号表示;如果在“通信起始位”之后第一位就是“0”,则用C信号表示,以下类推; “通信起始位”,用C信号表示; “通信结束位”,用“0”及紧随其后的B信号表示。 “无数据”,用连续的B信号表示。

    标签: verilog 2MHz DIN CLK

    上传时间: 2013-12-02

    上传用户:wang0123456789

  • 凌厉特 TL3481 电路家硬件设计要点

    凌厉特 TL3481 电路家硬件设计要点

    标签: 3481 TL 电路

    上传时间: 2014-10-27

    上传用户:上善若水

  • 由CR2032纽扣电池供电和LED设计的美人鱼默特尔徽章电路方案(pcb+bom表)

    由CR2032纽扣电池供电和LED设计的美人鱼默特尔徽章电路方案(pcb+bom表)由CR2032纽扣电池供电和LED设计的美人鱼默特尔徽章电路方案(pcb+bom表)

    标签: 纽扣电池 led

    上传时间: 2021-12-13

    上传用户:

  • 卷积编码和维特比译码的FPGA实现

    由于其很强的纠错性能和适合硬件实现的编译码算法,卷积编码和软判决维特比译码目前已经广泛应用于卫星通信系统。然而随着航天事业的发展,卫星有效载荷种类的增多和分辨率的不断提高,信息量越来越大。如何在低信噪比的功率受限信道条件下提高传输速率成为目前亟待解决的问题。本论文结合在研项目,在编译码算法、编译码器的设计与实现、编译码器性能提高三个方面对卷积编码和维特比译码进行了深入研究,并进一步介绍了使用VHDL语言和原理图混合输入的方式,实现一种(7,3/4)增信删余方式的高速卷积编码器和维特比译码器的详细过程;然后将设计下载到XILINX的Virtex2 FPGA内部进行功能和时序确认,最终在整个数据传输系统中测试其性能。本文所实现的维特比译码器速率达160Mbps,远远高于目前国内此领域内的相关产品速率。 首先,论文具体介绍了卷积编码和维特比译码的算法,研究卷积码的各种参数(约束长度、生成多项式、码率以及增信删余等)对其译码性能的影响;针对项目需求,确定卷积编码器的约束长度、生成多项式格式、码率和相应的维特比译码器的回归长度。 其次,论文介绍了编解码器的软、硬件设计和调试一根据已知条件,使用VHDL语言和原理图混合输入的方式设计卷积编码和维特比译码的源代码和原理图,分别采用功能和电路级仿真,确定卷积编码和维特比译码分别需要占用的资源,考虑卷积编码器和维特比译码器的具体设计问题,包括编译码的基本结构,各个模块的功能及实现策略,编译码器的时序、逻辑综合等;根据软件仿真结果,分别确定卷积编码器和维特比译码器的接口、所需的FPGA器件选型和进行各自的印制板设计。利用卷积码本身的特点,结合FPGA内部结构,采用并行卷积编码和译码运算,设计出高速编译码器;对软、硬件分别进行验证和调试,并将验证后的软件下载到FPGA进行电路级调试。 最后,论文讨论了卷积编码和维特比译码的性能:利用已有的测试设备在整个数据传输系统中测试其性能(与没有采用纠错编码的数传系统进行比对);在信道中加入高斯白噪声,模拟高斯信道,进行误码率和信噪比测试。

    标签: FPGA 卷积 编码 译码

    上传时间: 2013-04-24

    上传用户:mingaili888

  • 实现白细胞五分类的光电检测电路设计

    为了实现白细胞的五分类,提高识别异常细胞的能力,可通过激光照射通过库尔特微孔的白细胞粒子,并由光电探测器接收细胞粒子对激光的前向和后向散射信号,达到对细胞内部结构的测定[1]。文中设计的光电检测电路可将细胞粒子散射的光信号转换成电信号,并对电信号进行放大, 与后面的检测和运算系统对接。实验结果表明,该电路具有输出信噪比大、检测精度高等特点,并在实际应用中取得了良好的效果。

    标签: 白细胞 分类 光电检测 电路设计

    上传时间: 2014-01-04

    上传用户:yare

  • 计算机并口转3路串行DA的DLL源码及电路,芯片MAX541/MAX5541,可以免费申请,8路I/O输出,5路输入,并口的简单极限应用.经使用各项性能不错,就是DA抗干扰较差,没有较大的电磁干扰运行

    计算机并口转3路串行DA的DLL源码及电路,芯片MAX541/MAX5541,可以免费申请,8路I/O输出,5路输入,并口的简单极限应用.经使用各项性能不错,就是DA抗干扰较差,没有较大的电磁干扰运行稳定.电路初步设计,有很多问题,请自行修改,切勿商用!在此特感谢李高的技术支持

    标签: MAX 5541 DLL 541

    上传时间: 2016-03-07

    上传用户:zhuimenghuadie

  • 针对超声波应用系统易受噪声干扰以及超声波信号的空间衰减现象影响, 从而要求 超声波传感器工作在其最佳特性的特点, 论证了驱动脉冲信号的控制精度对传感器工作特 性的影响, 给出了传感器驱动信号脉冲宽

    针对超声波应用系统易受噪声干扰以及超声波信号的空间衰减现象影响, 从而要求 超声波传感器工作在其最佳特性的特点, 论证了驱动脉冲信号的控制精度对传感器工作特 性的影响, 给出了传感器驱动信号脉冲宽度与传感器频率之间的最佳关系式, 提出了采用复 杂可编程逻辑器件(CPLD) 产生传感器驱动控制信号的方法, 将该方法应用于一超声波流 量计测量系统中, 得到了比传统型单片机控制电路更好的控制精度和控制效果。

    标签: 超声波 信号 应用系统 干扰

    上传时间: 2014-01-12

    上传用户:qunquan

  • 简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密

    简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密码锁

    标签: HDL plus Max 10

    上传时间: 2013-12-23

    上传用户:yimoney