用FPGA设计多功能数字钟
用FPGA设计多功能数字钟...
用FPGA设计多功能数字钟...
时、分、秒定时,带闹钟,整点报时,6位数码管动态显示...
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟,突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点,并通过Altera QuartusⅡ 4.1 和ModelSim...
ET521A示波表修家电疑难故障(雷钟)...
4位共阳LED数码管引脚连接...
数码管必备...
74ls47与数码管的连接...
8数码游戏...
利用VC开发的一个八数码程序...
一个八数码游戏...