虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

数显逻辑笔

  • AD421中文资料 (数模转换器)

    文中主要介绍了高性能数模转换器AIM21的工作原理及其在智能变送器的设计中的应用。设计方案利用低功耗的16住单片机MSP430作为核心控制器,选用低功耗的外围扩展元器件,设计了具有4 20 mA

    标签: 421 AD 数模转换器

    上传时间: 2013-06-09

    上传用户:时代将军

  • 逻辑无环流可逆直流调速系统

    逻辑无环流可逆直流调速系统:一、实验目的1.熟悉、了解“电平变换器” 的工作原理及其在“逻辑无环流可逆直流调速系统”中的作用。2.熟悉、了解“逻辑控制器”的组成及其工作原理。

    标签: 逻辑无环流 直流调速系统

    上传时间: 2013-07-04

    上传用户:fairy0212

  • 点阵LCD的驱动显控原理

    点阵LCD的驱动显控原理,lcd方面的使用已经实例。

    标签: LCD 点阵 驱动

    上传时间: 2013-05-26

    上传用户:jing911003

  • 开关电源原理和设计_陶显芳

    开关电源原理和设计_陶显芳 很不错的学习开关电源 的资料

    标签: 开关电源原理 陶显芳

    上传时间: 2013-06-23

    上传用户:BOBOniu

  • 基于FPGA的数据采集系统的SOPC实现

    本课题完成了基于FPGA的数据采集器以及IIC总线的模数转换器部分、通讯部分的电路设计。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片,在芯片中嵌入32位软处理器MicroBlaze;ⅡC总线的模数转换采用Microchip公司的MCP3221芯片,通讯部分则在FPGA片内用VHDL语言实现。通过上述设计实现了“准单片化”的模拟量和数字量的数据采集和处理。 所设计的数据采集器可以和结构类似的上位机通讯,本课题完成了在上位机中用VHDL语言实现的通信电路模块。通过上述两部分工作,将微处理器、数据存储器、程序存储器等数字逻辑电路均集成在同一个FPGA内部,形成一个可编程的片上系统。FPGA片外仅为模拟器件和开关量驱动芯片。FPGA内部的硬件电路采用VHDL语言编写;MCU软核工作所需要的程序采用C语言编写。多台数据采集器与服务器构成数据采集系统。服务器端软件用VB开发,既可以将实时采集的数据以数字方式显示,也可以用更加直观的曲线方式显示。 由于数据采集器是所有自控类系统所必需的电路模块,所以一个通用的片上系统设计可以解决各类系统的应用问题,达到“设计复用”(DesignReuse)的目的。采用基于FPGA的SOPC设计的更加突出的优点是不必更换芯片就可以实现设计的改进和升级,同时也可以降低成本和提高可靠性。

    标签: FPGA SOPC 数据采集系统

    上传时间: 2013-07-12

    上传用户:a155166

  • 基于FPGA组的ASIC逻辑验证技术研究

    随着ASIC设计规模的增长,功能验证已成为整个开发周期的瓶颈。传统的基于软件模拟和硬件仿真的逻辑验证方法已难以满足应用的要求,基于FPGA组的原型验证方法能有效缩短系统的开发周期,可提供更快更全面的验证。由于FPGA芯片容量的增加跟不上ASIC设计规模的增长,单芯片已无法容纳整个设计,所以常常需要对设计进行逻辑分割,将子逻辑块映射到FPGA阵列中。 本文对逻辑验证系统的可配置互连结构和ASIC逻辑分割算法进行了深入的研究,提出了FPGA阵列的非对称可配置互连结构。与现有的对称互连结构相比,该结构能提供更多的互连通道,可实现对I/O数量、电平类型和互连路径的灵活配置。 本文对逻辑分割算法进行了较深入的研究。针对现有的两类分割算法存在的不足,提出并实现了基于设计模块的逻辑分割算法,该算法有三个重要特征:1)基于设计代码;2)以模块作为逻辑分割的最小单位;3)使用模块资源信息指导逻辑分割过程,避免了设计分割过程的盲目性,简化了逻辑分割过程。 本文还对并行逻辑分割方法进行了研究,提出了两种基于不同任务分配策略的并行分割算法,并对其进行了模拟和性能分析;验证了采用并行方案对ASIC逻辑进行分割和映射的可行性。 最后基于改进的芯片互连结构,使用原型系统验证方法对某一大规模ASIC设计进行了逻辑分割和功能验证。实验结果表明,使用改进后的FPGA阵列互连结构可以更方便和快捷地实现ASIC设计的分割和验证,不但能显著提高芯片间互连路径的利用率,而且能给逻辑分割乃至整个验证过程提供更好的支持,满足现在和将来大规模ASIC逻辑验证的需求。

    标签: FPGA ASIC 逻辑 验证技术

    上传时间: 2013-06-12

    上传用户:极客

  • 基于FPGA的自动增益控制视频放大器设计

      采用自动增益控制(AGC)技术实现的宽频带放大器在雷达系统及其他相关电子领域有着广泛的应用。  本文详细讨论了基于FPGA和可编程增益放大器(PGA)实现的自动增益控制宽带视频放大器的设计及实现方法。首先给出了自动增益控制宽带放大器取样反馈、数字控制部分的多种实现方案,并根据实际应用情况及性能指标要求进行了方案论证。接着,分别介绍了模拟通道部分、数字取样模块、FPGA逻辑控制模块及数模转换模块,包括它们的芯片选择、实现方法和注意事项等。最后,对FPGA逻辑控制模块进行了功能分解,并以XilinxISE和Modelsim为开发平台完成了其子模块的程序设计及相关阶段的仿真。  本文实现的电路板可对带宽达40M的信号进行平稳的放大并输出较平坦的信号波形。同时,该电路板具有自动增益及固定增益选择能力。当选择自动增益方式时,增益的改变通过增益同步脉冲触发,触发脉冲可由系统内部周期产生或外部提供。

    标签: FPGA 自动增益控制 放大器设计 视频

    上传时间: 2013-06-05

    上传用户:acon

  • 采用FPGA实现基于ATCA架构的2.5Gbps串行背板接口

    当前,在系统级互连设计中高速串行I/O技术迅速取代传统的并行I/O技术正成为业界趋势。人们已经意识到串行I/O“潮流”是不可避免的,因为在高于1Gbps的速度下,并行I/O方案已经达到了物理极限,不能再提供可靠和经济的信号同步方法。基于串行I/O的设计带来许多传统并行方法所无法提供的优点,包括:更少的器件引脚、更低的电路板空间要求、减少印刷电路板(PCB)层数、PCB布局布线更容易、接头更小、EMI更少,而且抵抗噪声的能力也更好。高速串行I/O技术正被越来越广泛地应用于各种系统设计中,包括PC、消费电子、海量存储、服务器、通信网络、工业计算和控制、测试设备等。迄今业界已经发展出了多种串行系统接口标准,如PCI Express、串行RapidIO、InfiniBand、千兆以太网、10G以太网XAUI、串行ATA等等。 Aurora协议是为私有上层协议或标准上层协议提供透明接口的串行互连协议,它允许任何数据分组通过Aurora协议封装并在芯片间、电路板间甚至机箱间传输。Aurora链路层协议在物理层采用千兆位串行技术,每物理通道的传输波特率可从622Mbps扩展到3.125Gbps。Aurora还可将1至16个物理通道绑定在一起形成一个虚拟链路。16个通道绑定而成的虚拟链路可提供50Gbps的传输波特率和最大40Gbps的全双工数据传输速率。Aurora可优化支持范围广泛的应用,如太位级路由器和交换机、远程接入交换机、HDTV广播系统、分布式服务器和存储子系统等需要极高数据传输速率的应用。 传统的标准背板如VME总线和CompactPCI总线都是采用并行总线方式。然而对带宽需求的不断增加使新兴的高速串行总线背板正在逐渐取代传统的并行总线背板。现在,高速串行背板速率普遍从622Mbps到3.125Gbps,甚至超过10Gbps。AdvancedTCA(先进电信计算架构)正是在这种背景下作为新一代的标准背板平台被提出并得到快速的发展。它由PCI工业计算机制造商协会(PICMG)开发,其主要目的是定义一种开放的通信和计算架构,使它们能被方便而迅速地集成,满足高性能系统业务的要求。ATCA作为标准串行总线结构,支持高速互联、不同背板拓扑、高信号密度、标准机械与电气特性、足够步线长度等特性,满足当前和未来高系统带宽的要求。 采用FPGA设计高速串行接口将为设计带来巨大的灵活性和可扩展能力。Xilinx Virtex-IIPro系列FPGA芯片内置了最多24个RocketIO收发器,提供从622Mbps到3.125Gbps的数据速率并支持所有新兴的高速串行I/O接口标准。结合其强大的逻辑处理能力、丰富的IP核心支持和内置PowerPC处理器,为企业从并行连接向串行连接的过渡提供了一个理想的连接平台。 本文论述了采用Xilinx Virtex-IIPro FPGA设计传输速率为2.5Gbps的高速串行背板接口,该背板接口完全符合PICMG3.0规范。本文对串行高速通道技术的发展背景、现状及应用进行了简要的介绍和分析,详细分析了所涉及到的主要技术包括线路编解码、控制字符、逗点检测、扰码、时钟校正、通道绑定、预加重等。同时对AdvancedTCA规范以及Aurora链路层协议进行了分析, 并在此基础上给出了FPGA的设计方法。最后介绍了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT设计工具,可在标准ATCA机框内完成单通道速率为2.5Gbps的全网格互联。

    标签: FPGA ATCA Gbps 2.5

    上传时间: 2013-05-29

    上传用户:frank1234

  • 软件无线电调制解调系统的研究及其FPGA实现

    软件无线电是二十世纪九十年代提出的一种实现无线通信的体系结构,被认为是继模拟通信、数字通信之后的第三代无线电通信技术。它的中心思想是:构造一个开放性、标准化、模块化的通用硬件平台,并使宽带模数和数模转换器尽可能靠近天线,从而将各种功能,如工作频段、调制解调类型、数据格式、加密模式、通信协议等用软件来完成。 本论文首先介绍了软件无线电的基本原理和三种结构形式,综述了软件无线电的几项关键技术及其最新研究进展。其中调制解调模块是软件无线电系统中的重要部分,集中体现了软件无线电最显著的优点——灵活性。目前这一部分的技术实现手段多种多样。随着近几年来芯片制造工艺的飞速发展,可编程器件FPGA以其高速的处理性能、高容量和灵活的可重构能力,成为实现软件无线电技术的重要手段。 本论文调制解调系统的设计,选择有代表性的16QAM和QPSK两种方式作为研究对象,采用SystemView软件作为系统级开发工具进行集成化设计。在实现系统仿真和FPGA整体规划后,着重分析用VHDL实现其中关键模块以及利用嵌入FPGA的CPU核控制调制解调方式转换的方法。同时,在设计中成功地调用了Xilinx公司的IP核,实现了设计复用。由于FPGA内部逻辑可以根据需要进行重构,因而硬件的调试和升级变得很容易,而内嵌CPU使信号处理过程可以用软件进行控制,充分体现了软件无线电的灵活性。 通过本论文的研究,初步验证了在FPGA内实现数字调制解调过程及控制的技术可行性和应用的灵活性,并对将来的扩展问题进行了研究和讨论,为实现完整的软件无线电系统奠定了基础。

    标签: FPGA 软件无线电 调制解调

    上传时间: 2013-06-10

    上传用户:xhz1993

  • 基于ARMLinux的多道脉冲幅度分析器数字系统设计

    随着电子技术的不断发展,各种智能核仪器逐步走向自动化、智能化、数字化和便携式的方向发展。针对传统的多道脉冲幅度分析器体积大,人机交互不友好,不方便现场分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脉冲幅度分析器的陆续出现填补了这一缺点。 随着电子技术的发展,以ARM为核的处理器技术的应用领域不断扩大,相比较单片机而言,它的主频高、运算速度快,可以满足多道脉冲幅度分析器的苛刻的时间上的要求。而且ARM处理器功耗小,适合于功耗要求比较苛刻的地方,这些方面的特点正好满足了便携式多道脉冲幅度分析器野外勘察的要求。同时,由于以ARM为核的处理器具有丰富的外设资源,这样就简化了外设电路及芯片的使用,降低了功耗并增强了产品的信赖性。另外,ARM芯片可以方便的移植操作系统,为多道脉冲幅度分析器多任务的管理和并行的处理,甚至硬实时功能的实现提供了前提。而且在ARM平台使用嵌入式linux操作系统使多道脉冲幅度分析器的软件易于升级。 智能化和小型化是多道脉冲幅度分析器的发展趋势。智能化要求系统的自动化程度高、操作简便、容错性好。智能化除了需要控制软件外,还需要软件命令的执行者即硬件控制电路来实现相应的控制逻辑,两者的结合才能真正的实现智能化。小型化要求系统的体积小、功耗小、便于携带;小型化除了要求采用微功耗的器件,还要求电路板的尺寸尽量的小且所用元件尽量的少,但小型化的同时必须保持系统的智能化,即不能减少智能化所要求的复杂的逻辑和时序的控制功能。为此采用高集成度的ARM芯片实现控制电路能满意地同时满足智能化和小型化的要求。在研制的多道脉冲幅度分析器中,几乎所有的控制都可以用控制芯片来实现,如阈值设定、自动稳谱以及多道数据采集,在节省了元件的数目和电路板的尺寸的同时仍能保持系统的智能化程度。 Linux内核精简而高效,可修改性强,支持多种体系结构的处理器等,使得它是一个非常适合于嵌入式开发和应用的操作系统。嵌入式Linux可以运行的硬件平台十分广泛,从x86、MIPS、POWERPC到ARM,以及其他许多硬件体系结构。目前在世界范围内,ARM体系结构的SOC逐渐占领32位嵌入式微处理器市场,ARM处理器及技术的应用几乎已经深入到各个领域,例如:工业控制,无线通讯,网络,消费类电子,成像等。 本课题采用三星公司生产的ARM(Advanced RISC Machines,先进精简指令集机器)芯片S3C2410A设计并研制了一种便携式的核数据采集系统设计方案。利用ARM芯片丰富的外设资源对传统的多道脉冲幅度分析器进行改进和简化。系统由前端探测器系统,以及由线性脉冲放大器、甄别电路、控制电路、采样保持电路组成的前置电路,中央处理器模块,显示模块,用户交互模块,存储模块,网络传输模块等多个模块组成。本设计基于ARM9芯片S3C2410,并在此平台上移植了嵌入式linux操作系统来进行任务的调度和处理等。 电路板核心板部分设计采用6层PCB板结构,这样增加了系统可靠性,提高了电磁兼容的稳定性。数据采集系统是多道脉冲幅度分析器的核心,A/D转换直接使用了S3C2410内置的ADC(Analog to Digital Converter,模数转换器),在2.5 MHz的转换时钟下最大转换速度500 KSPS(Kilo-Samples per second,千采样点每秒),满足了系统最低转换时间≤5 μs的要求,并且控制简单,简化了外部接口电路。由于SD(Secure Digital Card,安全数码卡)卡存储容量大、携带方便、成本低等优点,所以设计中采用其作为外部的数据存储设备,其驱动部分采用SD卡软件包,为开发带来了方便。本设计采用640*480的6.4寸LCD(Liquid Crystal Display,液晶显示)屏作为人机交互的显示部分,并且通过Qt/Embedded为系统提供图形用户界面的应用框架和窗口系统。其中包括了波形显示部分和用户菜单设置部分,这样方便了用户操作。系统的数据存取方面是基于SQLite嵌入式小型数据库而进行的。为了方便数据向上位机的传输,系统设计中采用XML(Extensible Markup Language,可扩展标记语言)格式来组织传输的数据,通过基于TCP/IP(Transmission Control Protocol/Internet Protocol)协议的Linux下Socket套接字编程,来进行与上位机或PC(Personal Computer,个人计算机或桌面机)等的连接和数据传输。

    标签: ARMLinux 多道 分析器 脉冲幅度

    上传时间: 2013-04-24

    上传用户:tzl1975