用数据结构做的约瑟夫问题，其中还包括类似问题中的猴子选大王算法
标签： 数据结构
上传时间： 2013-11-30
上传用户：13681659100
串口温度显示源代码 使用说明： 系统要求：WIN9X/ME/NT/2000 VC++6.0 且安装了VC ACTIVEX控件（在VC6安装时选上） 简介：在VC++6.0中用MSComm控件编程，可以实现串口接收数据和发送数据，数据分别显示在接收框和发送框中。 如何建立工程：建立新文件夹，将文档用WINZIP解压后，双击 Scommtest.dsw 即可在VC6.0中打开工程文件。作者主页上有详细编程说明，每一步都列出来了，可以参 串口通迅（编程源码）、串口调试助手、端口网络通信技术，VC/C编程，移动机器人控制相关技术，Matlab仿真及数据处理
上传时间： 2014-01-06
上传用户：笨小孩
公园导游图 数据结构课程设计作业 需要的人下 功能：给出一张某公园的导游图，游客通过终端询问可知： 从某一景点到另一景点的最短路径。游客从公园大门进入，选一条最佳路线，使游客可以不重复地游览各景点，最后回到出口（出口就在入口旁边）。
标签： 数据结构
上传时间： 2015-11-18
上传用户：shus521
使用说明： 系统要求：WIN9X/ME/NT/2000 VC++6.0 且安装了VC ACTIVEX控件（在VC6安装时选上） 免费 简介：在VC++6.0中用MSComm控件编程，可以实现串口接收数据和发送数据，数据分别显示在接收框和发送框中。
上传时间： 2013-12-05
上传用户：xaijhqx
TLC549是一种采用8位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、8位A/D转换器、数据寄存器以及控制逻辑电路。TLC549每25uS重复一次“输入—转换—输出”。器件有两个控制输入：I/O CLOCK和片选（CS）。 内部系统时钟和I/O CLOCK可独立使用。应用电路的设计只需利用I/O时钟启动转换或读出转换结果。当CS为高电平时，DATA OUT处于高阻态且I/O时钟被禁止。
上传时间： 2014-01-17
上传用户：qiaoyue
LTC1446是一种采用12位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、12位A/D转换器、数据寄存器以及控制逻辑电路。LTC1446每25uS重复一次“输入——转换——输出”。器件有两个控制输入：DIN CLK和片选（CS）。 内部系统时钟和DIN CLK可独立使用。应用电路的设计只需利用时钟启动转换或读出转换结果。当CS为高电平时， Dout处于高阻态且DIN时钟被禁止。
上传时间： 2014-01-23
上传用户：450976175
基于XML的Oracle的数据导出导入工具,实现从数据库表与XML文档之间的导入与导出 二：设计实现: 1. 开发语言:Java 2. 数据库选用：MySql(特别说明：由于没有安装Oracle所以以MySql代替,但可以很方便地转换成Oracle数据库,也可以设计成支持多数据库形式，但由于时间关系只选了MySql) 3. 开发工具Eclipse
上传时间： 2014-01-19
上传用户：拔丝土豆
该系统主要实现简单的大学学生选修课程的功能。 1．系统的用户主要分为2类：学生和管理员 2．数据描述 <1> 课程: 课程号、课程名、学分、学时、教师、开课学期、适用专业、最大选课人数 <2> 学生：学号、姓名、密码、专业年级 <3> 学生选课情况：学号、课程号、是否已经考试、成绩 <4> 管理员：编号、姓名、密码 3．功能描述 <1> 学生功能： a. 登录：学生使用学号和密码登录。 b. 选课功能：学生能够选择所需要的课程。 c. 退选功能：学生能够退选课程。 d. 选课情况查询：查询该学生已经选的课程（分学期）。 e. 成绩查询：查询该学生某一门课程的成绩，某学期所有课程的成绩。 <2> 管理员功能 a. 登录： b. 管理课程：包括课程的增加、删除、修改等。 c. 选课管理：能够列出指定学期、课程的选课学生名单，能够对学生的选课进行调整。 d. 成绩表管理：能够录入学生的成绩，列出指定学期、课程的成绩单。
上传时间： 2016-03-06
上传用户：jyycc
猴子选大王问题，使用循环链表实现，比较简洁，初学数据结构，欢迎指正
标签：
上传时间： 2016-04-12
上传用户：大三三
EDA实验--UART串口实验：UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位，次序遵循1位起始位、8位数据位（假定数据位为8位）、1位校验位（可选）、1位停止位。 UART 接收器 --- 串行数据帧和接收时钟是异步的，发送来的数据由逻辑1 变为逻辑0 可以视为一个数据帧的开始。接收器先要捕捉起始位，确定rxd 输入由1 到0，逻辑0 要8 个CLK16 时钟周期，才是正常的起始位，然后在每隔16 个CLK16 时钟周期采样接收数据，移位输入接收移位寄存器rsr，最后输出数据dout。还要输出一个数据接收标志信号标志数据接收完。 波特率发生器 --- UART 的接收和发送是按照相同的波特率进行收发的。波特率发生器产生的时钟频率不是波特率时钟频率，而是波特率时钟频率的16 倍，目的是为在接收时进行精确地采样，以提出异步的串行数据。 --- 根据给定的晶振时钟和要求的波特率算出波特率分频数。
上传时间： 2014-01-25
上传用户：xsnjzljj
