数据结构中堆栈的具体应用，实现表达式的化简、求值等功能，可以自由确定变量，并且可以给变量赋值。Vc开发，包括了用户操作界面，输入输出清晰。
上传时间： 2013-12-05
上传用户：gut1234567
PL／0语言的文法规则 说明 (1)对原PL／0编译程序作了如下修改： 1’增加了输入文件ff和fi,输出文件fw2。 2’增加了保留字read和write，使保留字个数增至13。 3’关系运算符中的>=、<=和<>改为在过程getsym中说明。 4’在过程interpret中增加了读和写操作。 (2)预先建立PL／0语言源程序文件ff和其所需要的数据文件fi(文件名预先确定)。 (3)运行时在键盘上根据提示信息键入输出文件fw2的文件名(自行随时确定)。
上传时间： 2014-01-04
上传用户：ouyangtongze
一元稀疏多项式计算器[加法和乘法] 问题描述： 设计一元系数多项式计数器实现两个多项式间的加法、减法。 基本要求： （1） 输入并建立多项式 （2） 输出多项式，输出形式为整数序列：n，c1，e1，c2，e2……cn，en，其中n是多项式的项数，ci，ei分别为第i项的系数和指数。序列按指数降序排列。 （3） 多项式a和b相加，建立多项式a+b，输出相加的多项式。 （4） 多项式a和b相减，建立多项式a-b，输出相减的多项式。 用带表头结点的单链表存储多项式。 测试数据： (1) (2x+5x8-3.1x11)+(7-5x8+11x9) (2) (6x-3-x+4.4x2-1.2x9)-(-6x-3+5.4x2+7.8x15) (3) (x+x2+x3)+0 (4) (x+x3)-(-x-x-3)
上传时间： 2013-12-03
上传用户：561596
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF
上传时间： 2013-12-31
上传用户：hphh
ID3算法源程序。使用的方法是编写一个*.dat文件保存样本数据，还有一个*.tag文件保存属性列名，且最后一个属性是标号属性。运行是输入id3 文件名。输出格式是一个二叉判定树。
上传时间： 2014-01-01
上传用户：invtnewer
PWM控制输出电压由于该程序所需完成的功能比较简单，设计时采用了简单的前后台组织结构：后台程序（主程序）在非通讯状态时工作，完成各项数据的采集和预处理，并标准化至通讯协议所规定的格式。这一过程不停进行，随时提供最新数据；前台程序（中断服务程序）在接收到来自控制器的命令时启动。它对命令加以识别，并按要求向控制器传送相应数据或对数据进行解析执行。该程序的流程示意如图
上传时间： 2014-01-03
上传用户：变形金刚
这个例子是用来数字处理在AIC23上的线性音频数据，并且现行输出
上传时间： 2013-12-22
上传用户：asddsd
IAR编译环境下的AT91SAM7S64芯片的PWM输出演示，用PWM数据实现了音乐的输出。
上传时间： 2015-04-30
上传用户：caozhizhi
设计说明：1。数据结构和表示：程序用1、2、3、4分别表示将右、上、左、下的数字块移动到空格之中。采用典型的树+链表结构，每种局面产生一个BoardState类。出于避免走法顺序列表被过多复制的考虑，在树结构中保存局面的继承关系。每种新的局面产生后，引用估值函数产生f的值，再根据大小将其插入链表之中，以便实现“优先展开f值小的节点”。Solve()函数在成功解决问题之后保存一个走法序列供输出并返回零，而失败则返回失败处的节点层数。(具体的判断方法见后文)
上传时间： 2015-05-02
上传用户：xieguodong1234
嵌入式linuxMX21开发板数据采集程序，直接运行在开发板，可在lcd上输出
上传时间： 2015-05-09
上传用户：离殇
