18-2. D/A转换器基本知识18-3. 光导智能小车硬件实现18-4. ADC0832基本应用方法18-5. 光导智能小车软件实现A/D转换器的主要技术指标分辨率 使输出数字量变化一个相邻数码所需输入模拟电压的变化量。常 用二进制的位数表示。 例如:12位ADC的分辨率就是12位，一个10V满刻度的12位ADC能分辨 输入电压变化最小是: 10V×1/212=2.4mV量化误差 ADC把模拟量变为数字量，用数字量近似表示模拟量，这个过程称为量化。量化误差是ADC的有限位数对模拟量进行量化而引起的误差。A/D转换器的主要技术指标偏移误差 指输入信号为零时，输出信号不为零的值，所以有时又称为零值误差。满刻度误差 满刻度误差又称为增益误差。指满刻度输出数码所对应的实际输入电压与理想输入电压之差。线性度 线性度有时又称为非线性度，指转换器实际的转换特性与理想直线的最大偏差。A/D转换器的主要技术指标绝对精度 在一个转换器中，任何数码所对应的实际模拟量输入与理论模拟输入之差的最大值，称为绝对精度。对于ADC而言，可以在每一个阶梯的水平中点进行测量，它包括了所有的误差。转换速率 指ADC能够重复进行数据转换的速度，即每秒转换的次数。而完成一次A/D转换所需的时间（包括稳定时间），则是转换速率的倒数。
上传时间： 2013-11-25
上传用户：banlangen
汇编语言在数据处理中应用(自学)1、数值转换中应用 数据输入/输出时的转换2、串操作中应用 串移动、串搜索、串比较、 串插入、串删除3、代码转换中应用 ASCII码 BCD码 二进数 BCD码 4、算术运算 在这一部分，我们将汇编语言在数据处理中的应用集中起来给大家，其中有些程序在11章中已经介绍过。
上传时间： 2013-10-23
上传用户：qwer0574
提出了一种基于LPC2142且具有USB (通用串行总线) 接口的高速数据采集卡的设计方案，给出了基于ARM7处理器LPC2142和FPGA芯片的软硬件设计方法，该设计方案解决了高速实时信号与接口总线之间的速度兼容问题。关键词 USB 高速数据采集卡 LabVIEW uC/OS-II 速度兼容
上传时间： 2013-11-09
上传用户：atdawn
数据处理与控制策略Data Processing & Control Strategy数字控制器的设计技术,数字滤波和数据处理,数控技术基础,数字PID控制算法常规控制方案,先进控制方案,计算机控制系统的设计是指在给定系统性能指标的条件下，设计出控制器的控制规律和相应的数字控制算法 大多数计算机控制系统是由处理数字信号的过程控制计算机和连续的被控过程组成的数字信号与连续信号并存的“混合系统” 数字控制器的分析和设计方法数字控制器的连续化设计技术数字控制器的离散化设计技术
上传时间： 2013-10-30
上传用户：yanming8525826
6.1 存储器概述1、存储器定义 在微机系统中凡能存储程序和数据的部件统称为存储器。2、存储器分类 微机系统中的存储器分为内存和外存两类。3、内存储器的组成 微机系统中的存储器由半导体存储器芯片组成。 单片机内部有存储器，当单片机内部的存储器不够用时，可以外扩存储器。外扩的存储器就是由半导体存储器芯片组成的。 当用半导体存储器芯片组成内存时必须满足个要求：①每个存储单元一定要有8个位。②存储单元的个数满足系统要求。注意：内存的容量是指它所含存储单元的个数（每个存储单元一定要有8个位，可以存储8位二进制信息）。6.2 半导体存储器由于集成工艺水平的限制，一个半导体存储器芯片上所集成的单元个数和每个单元的位数有限，用它构成内存时必须满足：内存容量和一个存储单元有8个位的要求，因此内存常常由多个半导体存储器芯片构成。 半导体存储器芯片的存储容量是指其上所含的基本存储电路的个数，用单元个数×位数表示。掌握：① 已知内存容量和半导体存储器芯片的容量，求用半导体存储器芯片构成内存时需要的芯片个数。② 内存的容量=末地址—首地址+1 半导体存储器芯片分成ROM和RAM两类。6.2.1 ROM芯片6.2.2 RAM芯片6.3 MCS-51单片机存储器扩展 在微机系统中存储器是必不可少。MCS51系列单片机内部的存储器不够用时需要外扩半导体存储器芯片，外扩的半导体存储器芯片与MCS51系列单片机通过三总线交换信息。二者连接时必须考虑如下问题：1．二者地址线、数据线、控制线的连接。2．工作速度的匹配。CPU在取指令和存储器读或写操作时，是有固定时序的，用户要根据这些来确定对存储器存取速度的要求，或在存储器已经确定的情况下，考虑是否需要Tw周期，以及如何实现。3．片选信号的产生。目前生产的存储器芯片，单片的容量仍然是有限的，通常总是要由许多片才能组成一个存储器，这里就有一个如何产生片选信号的问题。4．CPU的驱动能力 。在设计CPU芯片时，一般考虑其输出线的直流负载能力，为带一个TTL负载。现在的存储器一般都为MOS电路，直流负载很小，主要的负载是电容负载，故在小型系统中，CPU是可以直接与存储器相连的，而较大的系统中，若CPU的负载能力不能满足要求，可以（就要考虑CPU能否带得动，需要时就要加上缓冲器，）由缓冲器的输出再带负载。6.3.1 ROM芯片的扩展6.3.2 RAM芯片的扩展
标签： 存储器接口
上传时间： 2013-11-22
上传用户：moerwang
红外遥控接收;=================================================;; zsMCU51实验板配套学习例程;; 中山单片机学习网 智佳科技;; 作者：逸风 QQ:105558851;; http://www.zsmcu.com; E-mail:info@zsmcu.com;=================================================ORG 0000HLJMP START;转入主程序ORG 0010HSTART:MAIN:JNB P2.2,IRLJMP MAIN;以下为进入P3.2脚外部中断子程序，也就是解码程序IR:MOV R6,#9SB:ACALL DELAY882 ;调用882微秒延时子程序JB P2.2,EXIT ;延时882微秒后判断P3.2脚是否出现高电平如果有就退出解码程序DJNZ R6, SB ;重复10次，目的是检测在8820微秒内如果出现高电平就退出解码程序;以上完成对遥控信号的9000微秒的初始低电平信号的识别。JNB P2.2, $ ;等待高电平避开9毫秒低电平引导脉冲ACALL DELAY2400JNB P2.2,IR_Rp ;ACALL DELAY2400 ;延时4.74毫秒避开4.5毫秒的结果码MOV R1,#1AH ;设定1AH为起始RAM区MOV R2,#4PP:MOV R3,#8JJJJ:JNB P2.2,$ ;等待地址码第一位的高电平信号LCALL DELAY882 ;高电平开始后用882微秒的时间尺去判断信号此时的高低电平状态MOV C,P2.2 ;将P3.2引脚此时的电平状态0或1存入C中 JNC UUU ;如果为0就跳转到UUULCALL DELAY1000UUU:MOV A,@R1 ;将R1中地址的给ARRC A ;将C中的值0或1移入A中的最低位MOV @R1,A ;将A中的数暂时存放在R1中DJNZ R3,JJJJ ;接收地址码的高8位INC R1 ;对R1中的值加1，换下一个RAMDJNZ R2,PP ;接收完16位地址码和8位数据码和8位数据，存放在1AH/1BH/1CH/1DH的RAM中MOV P1,1DH ;将按键的键值通过P1口的8个LED显示出来!CLR P2.3 ;蜂鸣器鸣响－嘀嘀嘀－的声音，表示解码成功LCALL DELAY2400LCALL DELAY2400LCALL DELAY2400SETB P2.3;蜂鸣器停止LJMP MAINIR_Rp:LJMP MAINEXIT:LJMP MAIN ;退出解码子程序;=============================882DELAY882: ;1.085x ((202x4)+5)=882MOV R7,#202DELAY882_A:NOPNOPDJNZ R7,DELAY882_ARET;=============================1000DELAY1000: ;1.085x ((229x4)+5)=999.285MOV R7,#229DELAY1000_A:NOPNOPDJNZ R7,DELAY1000_ARET;=============================2400
上传时间： 2013-11-01
上传用户：2525775
ICCAVR中文使用说明:ICCAVR 介绍1 ImageCraft 的ICCAVR 介绍ImageCraft 的ICCAVR 是一种使用符合ANSI 标准的C 语言来开发微控制器MCU程序的一个工具它有以下几个主要特点ICCAVR 是一个综合了编辑器和工程管理器的集成工作环境IDE 其可在WINDOWS9X/NT 下工作源文件全部被组织到工程之中文件的编辑和工程的构筑也在这个环境中完成编译错误显示在状态窗口中并且当你用鼠标单击编译错误时光标会自动跳转到编辑窗口中引起错误的那一行这个工程管理器还能直接产生您希望得到的可以直接使用的INTELHEX 格式文件INTEL HEX 格式文件可被大多数的编程器所支持用于下载程序到芯片中去ICCAVR 是一个32 位的程序支持长文件名出于篇幅考虑本说明书并不介绍通用的C 语言语法知识仅介绍使用ICC AVR 所必须具备的知识因此要求读者在阅读本说明书之前应对C 语言有了一定程度的理解2 ICCAVR 中的文件类型及其扩展名文件类型是由它们的扩展名决定的IDE 和编译器可以使用以下几种类型的文件输入文件.c 扩展名----表示是C 语言源文件.s 扩展名----表示是汇编语言源文件.h 扩展名----表示是C 语言的头文件.prj 扩展名----表示是工程文件这个文件保存由IDE 所创建和修改的一个工程的有关信息.a 扩展名----库文件它可以由几个库封装在一起libcavr.a 是一个包含了标准C 的库和AVR 特殊程序调用的基本库如果库被引用链接器会将其链接到您的模块或文件中您也可以创建或修改一个符合你需要的库输出文件.s 对应每个C 语言源文件由编译器在编译时产生的汇编输出文件.o 由汇编文件汇编产生的目标文件多个目标文件可以链接成一个可执行文件.hex INTEL HEX 格式文件其中包含了程序的机器代码.eep INTEL HEX 格式文件包含了EEPROM 的初始化数据.cof COFF 格式输出文件用于在ATMEL 的AvrStudio 环境下进行程序调试.lst 列表文件在这个文件中列举出了目标代码对应的最终地址.mp 内存映象文件它包含了您程序中有关符号及其所占内存大小的信息.cmd NoICE 2.xx 调试命令文件.noi NoICE 3.xx 调试命令文件.dbg ImageCraft 调试命令文件
上传时间： 2013-10-29
上传用户：truth12
九.输入/输出保护为了支持多任务，80386不仅要有效地实现任务隔离，而且还要有效地控制各任务的输入/输出，避免输入/输出冲突。本文将介绍输入输出保护。 这里下载本文源代码。 <一>输入/输出保护80386采用I/O特权级IPOL和I/O许可位图的方法来控制输入/输出，实现输入/输出保护。 1.I/O敏感指令输入输出特权级(I/O Privilege Level)规定了可以执行所有与I/O相关的指令和访问I/O空间中所有地址的最外层特权级。IOPL的值在如下图所示的标志寄存器中。 标 志寄存器 BIT31—BIT18 BIT17 BIT16 BIT15 BIT14 BIT13—BIT12 BIT11 BIT10 BIT9 BIT8 BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 00000000000000 VM RF 0 NT IOPL OF DF IF TF SF ZF 0 AF 0 PF 1 CF I/O许可位图规定了I/O空间中的哪些地址可以由在任何特权级执行的程序所访问。I/O许可位图在任务状态段TSS中。 I/O敏感指令 指令 功能 保护方式下的执行条件 CLI 清除EFLAGS中的IF位 CPL<=IOPL STI 设置EFLAGS中的IF位 CPL<=IOPL IN 从I/O地址读出数据 CPL<=IOPL或I/O位图许可 INS 从I/O地址读出字符串 CPL<=IOPL或I/O位图许可 OUT 向I/O地址写数据 CPL<=IOPL或I/O位图许可 OUTS 向I/O地址写字符串 CPL<=IOPL或I/O位图许可 上表所列指令称为I/O敏感指令，由于这些指令与I/O有关，并且只有在满足所列条件时才可以执行，所以把它们称为I/O敏感指令。从表中可见，当前特权级不在I/O特权级外层时，可以正常执行所列的全部I/O敏感指令；当特权级在I/O特权级外层时，执行CLI和STI指令将引起通用保护异常，而其它四条指令是否能够被执行要根据访问的I/O地址及I/O许可位图情况而定(在下面论述)，如果条件不满足而执行，那么将引起出错码为0的通用保护异常。 由于每个任务使用各自的EFLAGS值和拥有自己的TSS，所以每个任务可以有不同的IOPL，并且可以定义不同的I/O许可位图。注意，这些I/O敏感指令在实模式下总是可执行的。 2.I/O许可位图如果只用IOPL限制I/O指令的执行是很不方便的，不能满足实际要求需要。因为这样做会使得在特权级3执行的应用程序要么可访问所有I/O地址，要么不可访问所有I/O地址。实际需要与此刚好相反，只允许任务甲的应用程序访问部分I/O地址，只允许任务乙的应用程序访问另一部分I/O地址，以避免任务甲和任务乙在访问I/O地址时发生冲突，从而避免任务甲和任务乙使用使用独享设备时发生冲突。 因此，在IOPL的基础上又采用了I/O许可位图。I/O许可位图由二进制位串组成。位串中的每一位依次对应一个I/O地址，位串的第0位对应I/O地址0，位串的第n位对应I/O地址n。如果位串中的第位为0，那么对应的I/O地址m可以由在任何特权级执行的程序访问；否则对应的I/O地址m只能由在IOPL特权级或更内层特权级执行的程序访问。如果在I/O外层特权级执行的程序访问位串中位值为1的位所对应的I/O地址，那么将引起通用保护异常。 I/O地址空间按字节进行编址。一条I/O指令最多可涉及四个I/O地址。在需要根据I/O位图决定是否可访问I/O地址的情况下，当一条I/O指令涉及多个I/O地址时，只有这多个I/O地址所对应的I/O许可位图中的位都为0时，该I/O指令才能被正常执行，如果对应位中任一位为1，就会引起通用保护异常。 80386支持的I/O地址空间大小是64K，所以构成I/O许可位图的二进制位串最大长度是64K个位，即位图的有效部分最大为8K字节。一个任务实际需要使用的I/O许可位图大小通常要远小于这个数目。 当前任务使用的I/O许可位图存储在当前任务TSS中低端的64K字节内。I/O许可位图总以字节为单位存储，所以位串所含的位数总被认为是8的倍数。从前文中所述的TSS格式可见，TSS内偏移66H的字确定I/O许可位图的开始偏移。由于I/O许可位图最长可达8K字节，所以开始偏移应小于56K，但必须大于等于104，因为TSS中前104字节为TSS的固定格式，用于保存任务的状态。 1.I/O访问许可检查细节保护模式下处理器在执行I/O指令时进行许可检查的细节如下所示。 (1)若CPL<=IOPL，则直接转步骤(8)；(2)取得I/O位图开始偏移；(3)计算I/O地址对应位所在字节在I/O许可位图内的偏移；(4)计算位偏移以形成屏蔽码值，即计算I/O地址对应位在字节中的第几位；(5)把字节偏移加上位图开始偏移，再加1，所得值与TSS界限比较，若越界，则产生出错码为0的通用保护故障；(6)若不越界，则从位图中读对应字节及下一个字节；(7)把读出的两个字节与屏蔽码进行与运算，若结果不为0表示检查未通过，则产生出错码为0的通用保护故障；(8)进行I/O访问。设某一任务的TSS段如下： TSSSEG SEGMENT PARA USE16 TSS <> ;TSS低端固定格式部分 DB 8 DUP(0) ;对应I/O端口00H—3FH DB 10000000B ;对应I/O端口40H—47H DB 01100000B ;对用I/O端口48H—4FH DB 8182 DUP(0ffH) ;对应I/O端口50H—0FFFFH DB 0FFH ;位图结束字节TSSLen = $TSSSEG ENDS 再假设IOPL=1，CPL=3。那么如下I/O指令有些能正常执行，有些会引起通用保护异常： in al,21h ;(1)正常执行 in al,47h ;(2)引起异常 out 20h,al ;(3)正常实行 out 4eh,al ;(4)引起异常 in al,20h ;(5)正常执行 out 20h,eax ;(6)正常执行 out 4ch,ax ;(7)引起异常 in ax,46h ;(8)引起异常 in eax,42h ;(9)正常执行 由上述I/O许可检查的细节可见，不论是否必要，当进行许可位检查时，80386总是从I/O许可位图中读取两个字节。目的是为了尽快地执行I/O许可检查。一方面，常常要读取I/O许可位图的两个字节。例如，上面的第(8)条指令要对I/O位图中的两个位进行检查，其低位是某个字节的最高位，高位是下一个字节的最低位。可见即使只要检查两个位，也可能需要读取两个字节。另一方面，最多检查四个连续的位，即最多也只需读取两个字节。所以每次要读取两个字节。这也是在判别是否越界时再加1的原因。为此，为了避免在读取I/O许可位图的最高字节时产生越界，必须在I/O许可位图的最后填加一个全1的字节，即0FFH。此全1的字节应填加在最后一个位图字节之后，TSS界限范围之前，即让填加的全1字节在TSS界限之内。 I/O许可位图开始偏移加8K所得的值与TSS界限值二者中较小的值决定I/O许可位图的末端。当TSS的界限大于I/O许可位图开始偏移加8K时，I/O许可位图的有效部分就有8K字节，I/O许可检查全部根据全部根据该位图进行。当TSS的界限不大于I/O许可位图开始偏移加8K时，I/O许可位图有效部分就不到8K字节，于是对较小I/O地址访问的许可检查根据位图进行，而对较大I/O地址访问的许可检查总被认为不可访问而引起通用保护故障。因为这时会发生字节越界而引起通用保护异常，所以在这种情况下，可认为不足的I/O许可位图的高端部分全为1。利用这个特点，可大大节约TSS中I/O许可位图占用的存储单元，也就大大减小了TSS段的长度。 <二>重要标志保护输入输出的保护与存储在标志寄存器EFLAGS中的IOPL密切相关，显然不能允许随便地改变IOPL，否则就不能有效地实现输入输出保护。类似地，对EFLAGS中的IF位也必须加以保护，否则CLI和STI作为敏感指令对待是无意义的。此外，EFLAGS中的VM位决定着处理器是否按虚拟8086方式工作。 80386对EFLAGS中的这三个字段的处理比较特殊，只有在较高特权级执行的程序才能执行IRET、POPF、CLI和STI等指令改变它们。下表列出了不同特权级下对这三个字段的处理情况。 不同特权级对标志寄存器特殊字段的处理 特权级 VM标志字段 IOPL标志字段 IF标志字段 CPL=0 可变(初POPF指令外) 可变 可变 0 不变 不变 可变 CPL>IOPL 不变 不变 不变 从表中可见，只有在特权级0执行的程序才可以修改IOPL位及VM位；只能由相对于IOPL同级或更内层特权级执行的程序才可以修改IF位。与CLI和STI指令不同，在特权级不满足上述条件的情况下，当执行POPF指令和IRET指令时，如果试图修改这些字段中的任何一个字段，并不引起异常，但试图要修改的字段也未被修改，也不给出任何特别的信息。此外，指令POPF总不能改变VM位，而PUSHF指令所压入的标志中的VM位总为0。 <三>演示输入输出保护的实例(实例九)下面给出一个用于演示输入输出保护的实例。演示内容包括：I/O许可位图的作用、I/O敏感指令引起的异常和特权指令引起的异常；使用段间调用指令CALL通过任务门调用任务，实现任务嵌套。 1.演示步骤实例演示的内容比较丰富，具体演示步骤如下：(1)在实模式下做必要准备后，切换到保护模式；(2)进入保护模式的临时代码段后，把演示任务的TSS段描述符装入TR，并设置演示任务的堆栈；(3)进入演示代码段，演示代码段的特权级是0；(4)通过任务门调用测试任务1。测试任务1能够顺利进行；(5)通过任务门调用测试任务2。测试任务2演示由于违反I/O许可位图规定而导致通用保护异常；(6)通过任务门调用测试任务3。测试任务3演示I/O敏感指令如何引起通用保护异常；(7)通过任务门调用测试任务4。测试任务4演示特权指令如何引起通用保护异常；(8)从演示代码转临时代码，准备返回实模式；(9)返回实模式，并作结束处理。
上传时间： 2013-12-11
上传用户：nunnzhy
PLC 以 其 可靠性高、抗干扰能力强、配套齐全、功能完善、适应性强等特点，广泛应用于各种控制领域。PLC作为通用工业控制计算机，是面向工矿企业的工控设备，使用梯形图符号进行编程，与继电器电路相当接近，被广大工程技术人员接受。但是在实际应用中，如何编程能够提高PLC程序运行速度是一个值得我们思考研究的问题。1 PLC工作原理PLC 与 计 算机的工作原理基本相同，即在系统程序的管理下，通过运行应用程序完成用户任务。但两者的工作方式有所不同。计算机一般采用等待命令的工作方式，而PLC在确定了工作任务并装人了专用程序后成为一种专用机，它采用循环扫描工作方式，系统工作任务管理及应用程序执行都是用循环扫描方式完成的。PLC 有 两 种基本的工作状态，即运行(RUN)与停止(STOP)状态。在这两种状态下，PLC的扫描过程及所要完成的任务是不尽相同的，如图1所示。 PLC在RUN工作状态时，执行一次扫描操作所的时间称为扫描周期，其典型值通常为1一100nis，不同PLC厂家的产品则略有不同。扫描周期由内部处理时间、输A/ 输出处理执行时间、指令执行时间等三部分组成。通常在一个扫描过程中，执行指令的时间占了绝大部分，而执行指令的时间与用户程序的长短有关。用户 程 序 是根据控制要求由用户编制，由许多条PLC指令所组成。不同的指令所对应的程序步不同，以三菱FX2N系列的PLC为例，PLC对每一个程序步操作处理时间为:基本指令占0.741s/步，功能指令占几百微米/步。完成一个控制任务可以有多种编制程序的方法，因此，选择合理、巧妙的编程方法既可以大大提高程序运行速度，又可以保证可靠性。 提高PLC程序运行速度的几种编程方法2.1 用数据传送给位元件组合的方法来控制输出在 PL C应 用编程中，最后都会有一段输出控制程序，一般都是用逻辑取及输出指令来编写，如图2所示。在图2所示的程序中，逻辑取的程序步为1，输出的程序步为2，执行上述程序共需3个程序步。通常情况下，PLC要控制的输出都不会是少量的，比如，有8个输出，在条件满足时要同时输出。此时，执行图2所示的程序共需17个程序步。若我们通过位元件的组合并采用数据传送的方法来完成图2所示的程序，就会大大减少程序步骤。在三 菱 PLC中，只处理ON/OFF状态的元件(如X,Y,M和S)，称为位元件。但将位元件组合起来也可以处理数据。位元件组合由Kn加首元件号来表示。位元件每4bit为一组组合成单元。如K YO中的n是组数，当n=1时，K,Yo 对应的是Y3一Yo。当n二2时，KZYo对应的是Y7一Yo。通过位元件组合，就可以用处理数据的方式来处理位元件，图2程序所示的功能可用图3所示的传送数据的方式来完成。
上传时间： 2013-11-11
上传用户：几何公差
随着 微 电 子技术的飞速发展，电子产品越来越微型化，集成化，自动化，低廉化，进而推动着其它许多产业的发展。特别进人21世纪以来，生物技术与电子技术的结合，成为高科技领域的研究热点。199()年由瑞士的Manz和Widmer首先提出的“微全分析系统”〔’〕(microto talan alysissy stems，即ptTAS)，通俗地称为“建在芯片上的实验室”(Lab on a chip)或简称芯片实验室(Lab chip)，主要组成部分为电泳芯片，同时是进样，分离和检测为一体的微型装置，其在电泳实验中的高效检测性能为生物化学分析仪器发展提供了一种借鉴。p.TAS广泛应用于生物医学、环境检测、食品卫生、科学以及国防等众多领域。目前 应 用 的大多为多通道的毛细管电泳芯片，这也是芯片发展的一个必然趋势。这不仅对电泳芯片本身的设计和制作提出了更高的要求，也对传感器和数据处理技术提出了新的挑战。考虑成本，集成度，控制能力以及可靠性方面的因素，本系统采用单片机作为实时数据处理、控制以及通讯的硬件平台。如果系统中既有实时的通信任务，同时又有其他实时任务，采用一个廉价的单片机，资源会比较紧张，不仅实现困难，结构复杂，而且效果可能不满意。而采用高性能的处理器，又浪费了其有效资源，所以本系统采用两个MCU协同工作，以并行/分布式多机的思想，构成了电泳芯 片核心的双单片机系统结构。微全 分 析 系 统 进行的多项实时任务，可以划分为以下 几个模块:①采集模块。负责对外围检验设备进行控 制以及对传送过来的信号进行采集和分析;②交互模 块。通过液晶显示，键盘扫描，以及打印等实现实验人 员对前端采集电路的交互操作;③双单片机控制和通 信模块。协调双单片机之间的数据传输和指令传输 ;④网络传输模块。其中一个单片机通过以太网发送接 收数据到上位机。本文提出一种实时多任务的双单片 机控制和通信系统[31的设计，一个MCU基于TCP /IP网络模块的实现。
上传时间： 2013-11-15
上传用户：wangdean1101
