虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

数据库设计文件

  • PCB设计十大误区-绕不完的等长(一)

    1.关于等长第一次听到“绕等长工程师”这个称号的时候,我和我的小伙伴们都惊呆了。每次在研讨会提起这个名词,很多人也都是会心一笑。 不知道从什么时候起,绕等长成了一种时尚,也成了PCB设计工程师心中挥不去的痛。需要等长设计的总线越来越多,等长的规则越来越严格。5mil已经不能满足大家的目标了,精益求精的工程师们开始挑战1mil,0.5mil……还听过100%等长,没有误差的要求。 为什么我们这么喜欢等长?打开PCB设计文件,如果没有看到精心设计的等长线,大家心中第一反应应该是鄙视,居然连等长都没做。也有过在赛格买主板或者显卡的经验,拿起板子先看看电容的设计,然后再看看绕线,如果没有绕线或者绕线设计不美观,直接就Pass换另一个牌子。或许在我们的心中,等长做的好,是优秀PCB设计的一个体现。 做过一个非正规的统计(不过一博每年上万款PCB设计,我们的采样基本上也可以算做大数据了),稍微复杂一点的高速板子,绕等长要占据总设计时间的20%~30%。如果等长规则更严格,或者流程控制不好,做了等长之后再反复修改,这个时间还会更多。

    标签: pcb

    上传时间: 2021-11-11

    上传用户:

  • 开关变压器计算工程技术文件

    该书为实用开关变压器设计文件,工程文件,分类详细!

    标签: 开关变压器

    上传时间: 2021-11-16

    上传用户:

  • 05-LM317可调稳压直流电源电路设计与制作套件

    文件介绍01-设计文档(必读)。包含了产品功能介绍、发货元件清单及实物图、重要元器件工作原理介绍、电路原理图及工作原理、产品装配方法及调试技巧等重要内容。02-电路设计文件。包含了Protel 99se设计而成焊接专用电路原理图、PCB布线图等文件,需要安装Protel 99se才能打开。03-电路仿真文件,包含了MULTISIM11.0绘制而成仿真电路,需要安装MULTISIM11.0才能打开。如果是单片机产品,则采用Keil uVision4编辑单片机应用程序,采用Proteus7.8软件仿真单片机硬件电路,需要安装Keil uVision4和Proteus7.8才能打开。

    标签: 直流电源 电路

    上传时间: 2021-11-30

    上传用户:

  • 04-基于555定时器闪光电路设计与制作套件.zip

    文件介绍01-设计文档(必读)。包含了产品功能介绍、发货元件清单及实物图、重要元器件工作原理介绍、电路原理图及工作原理、产品装配方法及调试技巧等重要内容。02-电路设计文件。包含了Protel 99se设计而成焊接专用电路原理图、PCB布线图等文件,需要安装Protel 99se才能打开。03-电路仿真文件,包含了MULTISIM11.0绘制而成仿真电路,需要安装MULTISIM11.0才能打开。

    标签: 定时器

    上传时间: 2021-11-30

    上传用户:

  • FPGA Verilog HDL设计温度传感器ds18b20温度读取并通过lcd1620和数码管显示

    FPGA Verilog HDL设计温度传感器ds18b20温度读取并通过lcd1620和8位LED数码管显示的QUARTUS II 12.0工程文件,包括完整的设计文件.V源码,可以做为你的学习及设计参考。module ds18b20lcd1602display ( Clk, Rst,      DQ,   //18B20数据端口 Txd,  //串口发送端口 LCD_Data, //lcd LCD_RS, LCD_RW, LCD_En, SMData, //数码管段码 SMCom   //数码管位码 );input Rst,Clk;output Txd,LCD_RS,LCD_En,LCD_RW;inout DQ;output[7:0] LCD_Data;output[7:0] SMData;output[3:0] SMCom;wire DataReady;//测温完成信号wire [15:0] MeasureResult;//DS18B20测温结果reg  [15:0] Temperature;//产生LCD的位码和段码LCD1602Display Gen_LCD(.resetin(Rst),.clkin(Clk),.Data16bIn(Temperature),.lcd_data(LCD_Data),.lcd_rs(LCD_RS),.lcd_rw(LCD_RW),.lcd_e(LCD_En)/*,.SMCom(SMCom)*/);//DS18B20测温和发送  DS18B20 TmpMeasureAndTx(.Rst(Rst),.Clk(Clk),.DQ(DQ),.Txd(Txd),.FinishFlag(DataReady),.Data16b(MeasureResult));//产生数码管的位码和段码SMDisplay Gen_SM(.Rst(Rst),.

    标签: fpga verilog hdl 温度传感器 ds18b20 lcd1620 数码显示

    上传时间: 2022-01-30

    上传用户:

  • PDF_Factory虚拟打印机,可以将各种设计文件打印成PDF文档

    pdfFactory Pro中文版是一个无须 Acrobat 创建 Adobe PDF 文件的打印机驱动程序。方便,高效

    标签: 虚拟打印机

    上传时间: 2022-02-20

    上传用户:

  • Altium Designer__Gerber文件输出规范

    我们在完成 PCB 的设计后,要把设计文件转换成光绘文件,一方面利于文档保密,另一方面方便 PCB 厂家生产。 下面以一个 6 层板为例, 规范一下 Gerber文件输出的步骤和详细设置。 采用图文并茂的方式,详细介绍了Altium Designer如何生成Gerber、钻孔文件、坐标文件。

    标签: altium designer gerber文件

    上传时间: 2022-03-24

    上传用户:

  • 74LS373 HUB接口板 PROTEL 99SE 原理图+PCB+封装库文件

    74LS373 HUB接口板 PROTEL 99SE 原理图+PCB+封装库文件,多年前设计文件,可以做为你的设计参考。

    标签: 74ls373 hub 接口 protel 99se 原理图 pcb 封装 文件

    上传时间: 2022-05-13

    上传用户:

  • 基于人脸识别算法的门禁系统的设计与实现

    随着信息技术的发展以及嵌入式、人脸识别、计算机网络等技术的提高,人们正在感受着科技带来的便利和益处。  该系统通过摄像头获取人脸图像,在后台应用系统完成图像识别,然后给单片机发送命令来控制门禁系统。软件上首先利用小波变换对人脸图像进行2次小波分解,然后对低频分量进行离散余弦变换(DCT)提取特征值,最后利用欧氏距离和最近邻分类器进行识别。采用OpenCV人脸识别算法进行处理输出。达到该系统构建简单、方便,识别速度快且准确率较高。  本文主要介绍了基于人脸识别算法的门禁系统的设计与实现。在对人脸识别算法研究的基础上,进一步对整个门禁系统设计与实现进行了详细阐述。主要内容包含以下几点:  1.简单的介绍了课题研究的背景、目的及意义,介绍了人脸识别的背景,阐述了国内外人脸识别的现状以及人脸识别的难点,还介绍了相关的技术。  2.人脸识别算法的研究:主要对Gabor滤波算法、K-L变换算法、Haar特征提取算法这三种特征提取算法进行了详细介绍,也对PCA和LDA这两种人脸识别算法进行了详细的阐述和实验的对比。  3.门禁系统的设计与实现:从需求分析入手对系统的总体模式、总体结果、功能模块、数据库设计等各部分进行了简单的介绍。  4.系统的测试:在对核心算法人脸识别进行了详细的研究以及整个门禁系统的设计和实现结束后,对于整合实现的系统,进行了详细的测试,并给出了功能测试报告和性能测试报告。  本文设计的基于人脸识别的门禁系统,在一定程度上可以较好的识别人脸.

    标签: 人脸识别 门禁系统

    上传时间: 2022-05-28

    上传用户:

  • Vivado设计流程指导手册-含安装流程与仿真

    Vivado设计分为Project Mode和Non-project Mode两种模式,一般简单设计中,我们常用的是Project Mode。在本手册中,我们将以一个简单的实验案例,一步一步的完成Vivado的整个设计流程一、新建工程1、打开Vivado 2013.4开发工具,可通过桌面快捷方式或开始菜单中xilinx DesignTools-Vivado 2013.4下的Vivado 2013.4打开软件,开启后,软件如下所示:2、单击上述界面中Create New Project图标,弹出新建工程向导,点击Next.3、输入工程名称、选择工程存储路径,并勾选Create project subdirectory选项,为工程在指定存储路径下建立独立的文件夹。设置完成后,点击Next注意:工程名称和存储路径中不能出现中文和空格,建议工程名称以字母、数字、下划线来组成。4、选择RTL Project一项,并勾选Do not specifty sources at this time,勾选该选项是为了跳过在新建工程的过程中添加设计源文件。点击Next.IA5、根据使用的FPGA开发平台,选择对应的FPGA目标器件。(在本手册中,以xilinx官方开发板KC705为例,Nexys4开发板请选择Artix-7 XC7A100TCSG324-2的器件,即Family和Subfamily均为Artix-7,封装形式(Package)为cSG324,速度等级(Speed grade)为-1,温度等级(Temp Grade)为C)。点击Next6、确认相关信息与设计所用的的FPGA器件信息是否一致,一致请点击Finish,不一致,请返回上一步修改。二、设计文件输入1、如下图所示,点击Flow Navigator下的Project Manager->Add Sources或中间Sources中的对话框打开设计文件导入添加对话框。2、选择第二项Add or Create Design Sources,用来添加或新建Verilog或VHDL源文件,点击Next

    标签: vivado

    上传时间: 2022-05-28

    上传用户:默默