随着HDL Hardware Description Language 硬件描述语言语言综合工具及其它相关工具的推广使广大设计工程师从以往烦琐的画原理图连线等工作解脱开来能够将工作重心转移到功能实现上极大地提高了工作效率任何事务都是一分为二的有利就有弊我们发现现在越来越多的工程师不关心自己的电路实现形式以为我只要将功能描述正确其它事情交给工具就行了在这种思想影响下工程师在用HDL语言描述电路时脑袋里没有任何电路概念或者非常模糊也不清楚自己写的代码综合出来之后是什么样子映射到芯片中又会是什么样子有没有充分利用到FPGA的一些特殊资源遇到问题立刻想到的是换速度更快容量更大的FPGA器件导致物料成本上升更为要命的是由于不了解器件结构更不了解与器件结构紧密相关的设计技巧过分依赖综合等工具工具不行自己也就束手无策导致问题迟迟不能解决从而严重影响开发周期导致开发成本急剧上升 目前我们的设计规模越来越庞大动辄上百万门几百万门的电路屡见不鲜同时我们所采用的器件工艺越来越先进已经步入深亚微米时代而在对待深亚微米的器件上我们的设计方法将不可避免地发生变化要更多地关注以前很少关注的线延时我相信ASIC设计以后也会如此此时如果我们不在设计方法设计技巧上有所提高是无法面对这些庞大的基于深亚微米技术的电路设计而且现在的竞争越来越激励从节约公司成本角度出 也要求我们尽可能在比较小的器件里完成比较多的功能 本文从澄清一些错误认识开始从FPGA器件结构出发以速度路径延时大小和面积资源占用率为主题描述在FPGA设计过程中应当注意的问题和可以采用的设计技巧本文对读者的技能基本要求是熟悉数字电路基本知识如加法器计数器RAM等熟悉基本的同步电路设计方法熟悉HDL语言对FPGA的结构有所了解对FPGA设计流程比较了解
上传时间： 2015-01-02
上传用户：refent
为了研制高性能的全数字永磁同步电机驱动系统，本文提出了一种基于FPGA的单芯片驱动控制方案。它采用硬件模块化的现代EDA设计方法，使用VHDL硬件描述语言，实现了永磁同步电机矢量控制系统的设计。方案包括矢量变换、空间矢量脉宽调制(SVPWM)、电流环、速度环以及串行通讯等五部分。经过仿真和实验表明，系统具有良好的稳定性和动态性能，调节转速的范围可以达到0.5r/min~4200r/min，对干扰误差信号具有较强的容错性，能够满足高性能的运动控制领域对永磁同步电机驱动系统的要求。
上传时间： 2015-01-02
上传用户：921005047
设计了一种基于FPGA纯硬件方式实现方向滤波的指纹图像增强算法。设计采用寄存器传输级（RTL）硬件描述语言（Verilog HDL），利用时分复用和流水线处理等技术，完成了方向滤波指纹图像增强算法在FPGA上的实现。整个系统通过了Modelsim的仿真验证并在Terasic公司的DE2平台上完成了硬件测试。设计共消耗了3716个逻辑单元，最高处理速度可达92.93MHz。以50MHz频率工作时，可在0.5s以内完成一幅256×256指纹图像的增强处理。
上传时间： 2013-11-06
上传用户：rishian
数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确地锁定相位，具有良好的性能。
上传时间： 2013-10-22
上传用户：emhx1990
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。 关键词：Verilog HDL；硬件描述语言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
上传时间： 2013-11-10
上传用户：hz07104032
9.1 通用可编程逻辑器件GAL 9.2 ABEL-HDL硬件描述语言 9.3 开发软件ISP Synario操作简介 9.4 可编程逻辑器件CPLD/FPGA 9.5 MAX+PLUSII开发软件 逻辑器件，即可用来实现特定逻辑功能的电子器件。最基本的逻辑关系有“与”、“或”、“非”等。门电路等都是逻辑器件，如74LS08（2输入四与门）实现“与”逻辑，74LS32（2输入四或门）实现“或”逻辑，这是实现简单逻辑功能，还有很多电路实现复杂逻辑功能，如微处理器等，这类是定制器件。
上传时间： 2013-10-26
上传用户：jiangshandz
在高端嵌入式平台 TI TMS320DM642 基础上， 完成了机器视觉系统的总体设计， 具体给出了系统硬件设计和系统软件设计。在PC 平台上进行了机器视觉相关算法的验证和实现。 以门牌识别为例， 详细介绍了机器视觉算法在 DM642 平台上的移植和优化的实现过程。最后对本文所研究的系统功能和创新点进行了总结。实际应用表明， 本文设计的机器视觉系统具有较好的合理性和实用性。 目前， 一般机器视觉信息处理平台主要有（ 1）基于通用 PC： 主要是用软件实现图像处理和识别， 能够提供中等的图像处理和识别能力， 但是要占用 CPU过多的处理能力;（ 2）基于通用DSP 芯片： 优点是设计简便、 灵活， 特别适合于新型产品的研究开发;（ 3） 基于可编程 FPGA： 采用的是硬件描述语言（VHDL） ，用其开发图像处理算法难度较大。
上传时间： 2014-12-01
上传用户：Breathe0125
DES 加密算法的实现，使用硬件描述语言VHDL编写
上传时间： 2015-01-09
上传用户：xieguodong1234
usb1.1的设备控制器IP核，是用verilog硬件描述语言写的
上传时间： 2013-12-22
上传用户：cc1015285075
这是一个Verilog HDL编写的RISC cpu的程序，该程序共10个子程序，实现了简单的RISC cpu，可供初学者参考，学习硬件描述语言，及设计方法。该程序通过了modelsim仿真验证。
上传时间： 2015-03-26
上传用户：qiao8960
