地铁信号设备中输入输出设备是信号逻辑和现场设备之间的接口，有着四高（高安全，高可靠，高可维护，高可用）要求，目前信号系统厂家的传统做法是整个信号系统产品由一家公司来完成，可是随着技算机技术的快速发展，逻辑部份目前已可以采用通用COTS产品，而输入输出部分还是需要各个信号厂家自己设计和生产，因此设计出一款通用型的输入输出控制器已成地铁行业的发展方向。 为了满足以上要求，本文从实际应用角度出发，使信号系统的产品更加的开放透明，设计出基于ARM的地铁用安全型的智能I/O，从而使信号系统设计可以方便地和现场信号设备接口。 在硬件上采用冗余设计，以ARM为主处理器，整个系统无单点硬件故障，采集部分采用动态异或输入设计，驱动部分采用安全驱动设计。 基于ARM的地铁用安全智能I/O严格遵循欧洲铁路信号产品的标准，使系统的安全性，可靠性，可用性和可维护性有了充分的保障。 本文主要介绍了地铁用安全型智能I/O控制器的设计和实现，包括设计思想，具体实施，硬件和软件的设计等。
上传时间： 2013-06-12
上传用户：ljthhhhhh123
由于信道中存在干扰,数字信号在信道中传输的过程中会产生误码.为了提高通信质量,保证通信的正确性和可靠性,通常采用差错控制的方法来纠正传输过程中的错误.本文的目的就是研究如何通过差错控制的方法以提高通信质量,保证传输的正确性和可靠性.重点研究一种信道编解码的算法和逻辑电路的实现方法,并在硬件上验证,利用码流传输的测试方法,对设计进行测试.在以上的研究基础之上,横向扩展和课题相关问题的研究,包括FPGA实现和高速硬件电路设计等方面的研究. 纠错码技术是一种通过增加一定的冗余信息来提高信息传输可靠性的有效方法.RS码是一种典型的纠错码,在线性分组码中,它具有最强的纠错能力,既能纠正随机错误,也能纠正突发错误.在深空通信,移动通信以及数字视频广播等系统中具有广泛的应用,随着RS编码和解码算法的改进和相关的硬件实现技术的发展,RS码在实际中的应用也将更加广泛. 在研究中,对所研究的问题进行分解,集中精力研究课题中的重点和难点,在各个模块成功实现的基础上,成功的进行系统组合,协调各个模块稳定的工作. 在本文中的EDA设计中,使用了自顶向下的设计方法,编解码算法每一个子模块分开进行设计,最后在顶层进行元件例化,正确实现了编码和解码的功能. 本文首先介绍相关的数字通信背景；接着提出纠错码的设计方案,介绍RS(31,15)码的编译码算法和逻辑电路的实现方法,RTL代码编写和逻辑仿真以及时序仿真,并讨论了FPGA设计的一般性准则以及高速数字电路设计的一些常用方法和注意事项；最后设计基于FPGA的硬件电路平台,并利用静态和动态的方法对编解码算法进行测试. 通过对编码和解码算法的充分理解,本人使用Verilog HDL语言对算法进行了RTL描述,在Altera公司Cyclone系列FPGA平台上面实现了编码和解码算法. 其中,编码的最高工作频率达到158MHz,解码的最高工作频率达到91MHz.在进行硬件调试的时候,整个系统工作在30MHz的时钟频率下,通过了硬件上的静态测试和动态测试,并能够正确实现预期的纠错功能.
上传时间： 2013-07-01
上传用户：liaofamous
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
纠错码技术是一种通过增加一定冗余信息来提高信息传输可靠性的有效方法。RS码是一种典型的纠错码，在线性分组码中，它具有最强的纠错能力，既能纠正随机错误，也能纠正突发错误，在深空通信、移动通信、磁盘阵列、光存储及数字视频广播(DVB)等系统中具有广泛的应用。 DVD是一种高容量的存储媒质。DVD技术的应用很广泛，在数字技术中占有重要地位。DVD系统中采用里德-所罗门乘积码(RS-PC：Reed-Solomon ProductCode)进行纠错，RS码译码器在伺服芯片中具有重要作用。 FPGA在开发阶段具有安全、方便、可随时修改设计等不可替代的优点，在电子系统中采用FPGA可以极大的提升硬件系统设计的灵活性，可靠性，同时提高硬件开发的速度和降低系统的成本。FPGA的固有优点使其得到越来越广泛的应用，FPGA设计技术也被越来越多的设计人员所掌握。 本文首先介绍了编码理论和常用的RS编译码算法，提出RS编码器实现方案，详细分析了译码器的ME算法和改进BM算法的实现，针对ME算法提出了一种流水线结构的纠删纠错RS译码器实现方案，在译码器复杂度和延时上作了折衷，降低了译码器的复杂度并提高了最高工作频率，利用有限域乘法器的特性对编译码电路进行优化。这些技术的采用大大的提高了RS编译码器的效率，节省了RS编译码器占用的资源。在Xilinx公司的Virtex-II系列FPGA上设计并成功实现了RS(208，192)编译码器。
上传时间： 2013-07-20
上传用户：xinshou123456
交流电源供电方式正在由集中式向分布式、全功能式发展，而实现分布式电源的核心就是模块的并联技术。多台逆变器并联可以实现大容量供电和冗余供电，可大大提高系统的灵活性，使电源系统的体积重量大为降低，同时其主开关器件的电流应力也可大大减少，从根本上提高了可靠性、降低成本和提高功率密度。本文主要研究逆变器并联技术。 本文首先对电压、电流双闭环逆变器控制系统进行了研究。通过对传递函数的分析，得到了基于等效输出阻抗的双闭环控制的逆变器并联系统模型。在分析逆变器模型的基础上设计了各控制器参数，并通过MATLAB仿真进行了验证。根据上述模型，分析了逆变器并联的环流特性，以及基于有功和无功功率的并联控制方案。 随着电子技术的不断发展，FPGA技术正在越来越多地用于工程实践中。本文在研究SPWM控制技术的基础上，应用FPGA芯片EP1C12Q240C8实现了SPWM数字控制器，用于多模块逆变器并联控制系统。文中给出了仿真结果和芯片的测试结果。 基于FPGA的三相逆变器并联数字控制器的研究具有现实意义，设计具有创新性。仿真和芯片的初步测试结果表明：本文设计的基于FPGA的逆变器并联数字控制器能够满足逆变器并联系统的要求。
上传时间： 2013-08-05
上传用户：ccclll
一、应用可靠性概念 1、可靠性概念 2、固有可靠性与应用可靠性 3、易产生应用可靠性问题的器件 4、使用应力对可靠性的影响 二、电子元器件的选用 1、电子元器件的质量等级 2、电子元器件的选择要点 3、电子元器件的最大额定值 4、电子元器件的降额应用 三、电子元器件的可靠性应用 1、电子元器件的防浪涌应用 2、电子元器件的防静电应用 3、电子元器件的防干扰应用 4、CMOS群件的防闩锁应用 四、电子元器件的EMC应用 1、干扰来源及传播路径 2、接地与屏蔽 3、滤波 4、电缆及终端 5、差分 6、软件抗干扰 五、可靠性防护元件 1、TVS二极管 2、压敏电阻 3、PTC与NTC热敏电阻 4、专用防护元件 六、电子线路的可靠性设计 1、简化设计 2、容差与漂移设计 3、冗余设计 4、低功耗设计 5、潜在通路分析 6、电磁兼容设计 7、均衡设计 七、印制电路版的可靠性设计 1、PCB的布局设计 2、PCB的布线设计 3、PCB的热设计 4、PCB的装配 八、噪声测试作为应用可靠性保证手段 1、噪声与可靠性的关系 2、噪声用于寿命评估 3、噪声用于可靠性筛选 4、噪声用于应力损伤的早期预测
上传时间： 2013-07-28
上传用户：mh_zhaohy
一、应用可靠性概念 1、可靠性概念 2、固有可靠性与应用可靠性 3、易产生应用可靠性问题的器件 4、使用应力对可靠性的影响 二、电子元器件的选用 1、电子元器件的质量等级 2、电子元器件的选择要点 3、电子元器件的最大额定值 4、电子元器件的降额应用 三、电子元器件的可靠性应用 1、电子元器件的防浪涌应用 2、电子元器件的防静电应用 3、电子元器件的防干扰应用 4、CMOS群件的防闩锁应用 四、电子元器件的EMC应用 1、干扰来源及传播路径 2、接地与屏蔽 3、滤波 4、电缆及终端 5、差分 6、软件抗干扰 五、可靠性防护元件 1、TVS二极管 2、压敏电阻 3、PTC与NTC热敏电阻 4、专用防护元件 六、电子线路的可靠性设计 1、简化设计 2、容差与漂移设计 3、冗余设计 4、低功耗设计 5、潜在通路分析 6、电磁兼容设计 7、均衡设计 七、印制电路版的可靠性设计 1、PCB的布局设计 2、PCB的布线设计 3、PCB的热设计 4、PCB的装配 八、噪声测试作为应用可靠性保证手段 1、噪声与可靠性的关系 2、噪声用于寿命评估 3、噪声用于可靠性筛选 4、噪声用于应力损伤的早期预测
标签： 应用可靠性
上传时间： 2013-04-24
上传用户：刺猬大王子
近年来，计算机图形学应用越来越广泛，尤其是三维(3D)绘图。3D绘图使用3D模型和各种影像处理产生具有三维空间真实感的影像，应用于虚拟真实情况以及多媒体的产品上，且多半是使用低成本的实时3D计算机绘图技术为基础。在初期3D图形学刚起步时，由于图形简单，因此可以利用CPU来运算，但随着图形学技术的发展，所要绘制的图形越来越复杂，这时如果单纯依赖CPU来处理，不能达到实时的要求，因此需要专门的硬件来加速图形处理，GPU(图形处理单元)因此出现了。不过由于3D图形加速硬件的复杂性和短寿命，这极大地提高了对硬件开发环境的需要。为了更好的对设计进行更改和测试，不能仅仅用专门定制的方法来设计，需要其他的方：硬件描述语言(HDL)和FPGA。 随着计算机绘图规模的需要，借助辅助硬件资源，来提高图形处理单元(GPU)处理速度的需求越来越普遍。自从15年前现场可编程门阵列(FPGA)开始出现以来，其在可编程硬件领域所起的作用越来越大。它们在速度、体积和速度方面都有了很大的提高。这意味着FPGA在以前只能使用专用硬件的场合越来越重要。其中一个应用领域就是3D图形渲染，在这个研究领域里人们正在利用具有可编程性能的FPGA来帮助改进图形处理单元(GPU)的性能。 能够在廉价、可动态重新配置的FPGA上实现复杂算法来辅助硬件设计。本文的设计就是通过在FPGA上实现3维图形几何处理管线部分功能来提高图形处理速度。具体实现中使用硬件描述语言(Verilog HDL)进行逻辑设计，并发现问题解决问题。 本文主要特色如下： 1.针对几何变换换子系统，提出一种硬件实现方案，该方案能对基本的几何变换如：平移、缩放、旋转和投影进行操作。首先构造出总体变换矩阵，随后进行矩阵乘法运算，再进行投影变换，最后输出变换座标。提出一种脉动阵列结构，用于两个矩阵的乘法运算。找到一种快捷的方法来实现矩阵相乘，将能大大提高系统的效率。 2.对于3D图形裁剪，文中描述了一种裁剪引擎，它能够处理3D图形中的裁剪、透视除法以及视口映射的功能。硬件实现的难度取决于裁剪算法的复杂程度。我们在Sutherland-Hodgman裁剪算法的基础上提出一种新的裁剪算法，该算法通过去除冗余顶点以提高处理速度，同时利用编码来判断线段可见性的方法使得硬件实现变得很容易。 3.最后，我们在FPGA上实现了几何变换以及三维裁剪，并与C语言的模拟结果对比发现结果正确，且三维裁剪能够以3M个三角形/s的速度运行，满足了图形流水中的实时性要求。
上传时间： 2013-04-24
上传用户：yerik
分析了单片机控制的氙灯系统中干扰的来源、控制回路中的干扰类型,介绍了此系统在电源、接地、I/O接口等环节上所采取的硬件措施,同时也给出了在软件抗干扰所采用的软件冗余、软件陷阱、软件看门狗等软件抗干扰技术.给出将多种软硬件抗干扰方法综合应用的具体方法.实践证明这些方法是有效的..
上传时间： 2013-07-22
上传用户：koulian
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
